JPS6277858A - スイツチング電源 - Google Patents
スイツチング電源Info
- Publication number
- JPS6277858A JPS6277858A JP21640085A JP21640085A JPS6277858A JP S6277858 A JPS6277858 A JP S6277858A JP 21640085 A JP21640085 A JP 21640085A JP 21640085 A JP21640085 A JP 21640085A JP S6277858 A JPS6277858 A JP S6277858A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- signal
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチング電源に関し、特に音声信号のデジ
タル処理回路を有する電子機器を、常動するためのスイ
ッチング電源に関する。
タル処理回路を有する電子機器を、常動するためのスイ
ッチング電源に関する。
本発明は、音声のデジタル処理回路、例えば、P Cヘ
4プロセッサの利用可能な音響・映俄機器等の電子機器
を1烟動するスイッチング電源において、スイッチング
用の発振回路の発振周波数を外部信号に同期可能とし、
上記PCへ・1プロセツサの動作°時には上記発振回路
を上記P CMプロセッサの内部の′寺定の信号に:同
期させることによシ、この特定の信号とスイッチング周
波数との干渉を除去し、音声信号のSN比の向上を図る
ものである。
4プロセッサの利用可能な音響・映俄機器等の電子機器
を1烟動するスイッチング電源において、スイッチング
用の発振回路の発振周波数を外部信号に同期可能とし、
上記PCへ・1プロセツサの動作°時には上記発振回路
を上記P CMプロセッサの内部の′寺定の信号に:同
期させることによシ、この特定の信号とスイッチング周
波数との干渉を除去し、音声信号のSN比の向上を図る
ものである。
スイッチング電源はスイッチング発振回路全i1」用し
て電圧全高速で断1克するだめ、ノイズ発生を伴ない易
いが、電源効率が高く、また小型化が容易であるため、
従来より多くの電子機器の電源に用いられている。その
際、上記ノイズ発生を抑制する手段が種々用いられてい
る。
て電圧全高速で断1克するだめ、ノイズ発生を伴ない易
いが、電源効率が高く、また小型化が容易であるため、
従来より多くの電子機器の電源に用いられている。その
際、上記ノイズ発生を抑制する手段が種々用いられてい
る。
例えば音響機器等にスイッチング電源を用いた場合には
スイッチング周波数ヲ可聴音帯域外に設定し、音として
聞こえないようにしている。
スイッチング周波数ヲ可聴音帯域外に設定し、音として
聞こえないようにしている。
まだ、音9機器等でPCMプロセッサ等のような音声信
号のデジタル処理回路を有する場合には、A/D変換器
、 I)/A変換器、積分回路、サンプリング回路等に
用いられるクロックパルスの周波数と電源のスイッチン
グ周波数が干渉を起こし、可聴音帯域にノイズが生じる
場合がある。これを避りるために、スイッチング電源を
完全にシールドしてN源のスイッチングによるノイズを
除去する方法が用いられている。あるいはスイッチング
電源をシリーズ電源に代えている。
号のデジタル処理回路を有する場合には、A/D変換器
、 I)/A変換器、積分回路、サンプリング回路等に
用いられるクロックパルスの周波数と電源のスイッチン
グ周波数が干渉を起こし、可聴音帯域にノイズが生じる
場合がある。これを避りるために、スイッチング電源を
完全にシールドしてN源のスイッチングによるノイズを
除去する方法が用いられている。あるいはスイッチング
電源をシリーズ電源に代えている。
上述の音声信号のデジタル処理回路を有する音響機器等
で、スイッチング電ノヲシールドしてスイッチングによ
るノイズ発生を除去する方法では、シールド用の部材が
必要でありコスト高を招く。
で、スイッチング電ノヲシールドしてスイッチングによ
るノイズ発生を除去する方法では、シールド用の部材が
必要でありコスト高を招く。
また、シールド用の部材を配するスペースを要し、電源
全体としての小型化の常置となる。
全体としての小型化の常置となる。
になるとともに電源効率の低下がさけられない。
本発明はこのような問題に鐵みてなされたものであシ、
有効にノイズ発生を抑制するスイッチング電源を提供し
、上述の音響機器等におりる音声信号のSN比の向上を
図ることを目的とする。
有効にノイズ発生を抑制するスイッチング電源を提供し
、上述の音響機器等におりる音声信号のSN比の向上を
図ることを目的とする。
上述の問題を解決するために本発明では、音声信号のデ
ジタル処理回路を有する電子機器を、駆動するスイッチ
ングtSにおいて、上記デジタル処理回路内の特定の周
波数の信号に同期可能なスイッチング周波数発振回路と
、上記スイッチング周波数発振回路の出力信号に基づい
て出力電圧の安定化制御を行なう定電圧制御回路と全備
えてスイッチング電源が構成される。
ジタル処理回路を有する電子機器を、駆動するスイッチ
ングtSにおいて、上記デジタル処理回路内の特定の周
波数の信号に同期可能なスイッチング周波数発振回路と
、上記スイッチング周波数発振回路の出力信号に基づい
て出力電圧の安定化制御を行なう定電圧制御回路と全備
えてスイッチング電源が構成される。
本発明に係るスイッチング電源は上述の音声信号のデジ
タル処理回路の動作状態では該デジタル処理回路内の特
定の周波数の信号に同期したスイッチング周波数の信号
に基づいて安定化制御が行なわれる。これにより上記特
定の周波数の信号とスイッチング周波数の信号との干渉
が除去される。
タル処理回路の動作状態では該デジタル処理回路内の特
定の周波数の信号に同期したスイッチング周波数の信号
に基づいて安定化制御が行なわれる。これにより上記特
定の周波数の信号とスイッチング周波数の信号との干渉
が除去される。
また、上記デジタル処理回路を動作させないときは、上
記スイッチング周波数発振回路の自走発振周波数に基づ
いて安定化制御が行なわれる。
記スイッチング周波数発振回路の自走発振周波数に基づ
いて安定化制御が行なわれる。
以下、本発明に係るスイッチング電源について一実崩例
を図面を参照して詳細に説明する。
を図面を参照して詳細に説明する。
第4図に、音声信号のデジタル処理回路として、いわゆ
るP CMプロセッサを何する音響・映像機器に本発明
全適用した一実施例の構成をブロック図で示す。
るP CMプロセッサを何する音響・映像機器に本発明
全適用した一実施例の構成をブロック図で示す。
上記音響・映像機器は主にアナログ回路部41、デジタ
ル回路部42、ビデオテープレコーダ〔VTR)部43
、スイッチング電源部44から構成され、通常のVTR
としての機能の他に、上記アナログ回路部41、上記デ
ジタル回路部42によシ音声信号をデジタル化して上記
VTR部43のビデオカセットテープに記録し、再生す
る機能、いわゆるPCMプロセッサとしての機能を備え
ている。
ル回路部42、ビデオテープレコーダ〔VTR)部43
、スイッチング電源部44から構成され、通常のVTR
としての機能の他に、上記アナログ回路部41、上記デ
ジタル回路部42によシ音声信号をデジタル化して上記
VTR部43のビデオカセットテープに記録し、再生す
る機能、いわゆるPCMプロセッサとしての機能を備え
ている。
上記アナログ回路部41はA/D変換器、D/A ’&
換器、ローパスフィルタ、サンプルホールド回路等から
構成され、記録時には入力端子41aに供給される音声
信号全サンプルホールドした後、A/D変換して上記デ
ジタル回路部42にデジタルデータを供給する。再生時
には上記デジタル回路部42から供給されるデジタルデ
ータ20/A変換して、出力端子41bにアナログ信号
全出力する。
換器、ローパスフィルタ、サンプルホールド回路等から
構成され、記録時には入力端子41aに供給される音声
信号全サンプルホールドした後、A/D変換して上記デ
ジタル回路部42にデジタルデータを供給する。再生時
には上記デジタル回路部42から供給されるデジタルデ
ータ20/A変換して、出力端子41bにアナログ信号
全出力する。
上記アナログ回路部41の動作は上記デジタル回路部4
2から供給される種々のクロック、例えはサンプリング
クロックwCL、に、サンプルホールド用クロック2W
CLK、データ伝送用クロックBCLK等によシ制御卸
されている。
2から供給される種々のクロック、例えはサンプリング
クロックwCL、に、サンプルホールド用クロック2W
CLK、データ伝送用クロックBCLK等によシ制御卸
されている。
上記デジタル回路部42は上記アナログ回路部41から
供給されるデジタルデータを上記VTR部43におりる
記録に適するよう処理を行なう。
供給されるデジタルデータを上記VTR部43におりる
記録に適するよう処理を行なう。
また上記VTR部43からの再生信号に対しデジタル的
な処理を行ない音声のデジタルデータ全上記アナログ回
路部41へ供給する。
な処理を行ない音声のデジタルデータ全上記アナログ回
路部41へ供給する。
上記VTR部43はスイッチ43bによって入力端子4
3dから供給されるビデオ信号と上記デジタル回路部4
2から供給される信号とが切換えられる。また上記VT
R部43から出力される信号はスイッチ43aにより出
力端子43cと上記デジタル回路部42のいずれかに切
換えられる。
3dから供給されるビデオ信号と上記デジタル回路部4
2から供給される信号とが切換えられる。また上記VT
R部43から出力される信号はスイッチ43aにより出
力端子43cと上記デジタル回路部42のいずれかに切
換えられる。
上記スイッチング電源部44は上記アナ′ログ回φ
踏部41、上記デジタル回路部仝2、上記VTR部43
に所要の電圧を供給する。また、上記スイッチング電源
部44は上記デジタル回路部42よシサンプルホールド
用クロック2 W CL Kが供給されている。
に所要の電圧を供給する。また、上記スイッチング電源
部44は上記デジタル回路部42よシサンプルホールド
用クロック2 W CL Kが供給されている。
次に第1図に上記スイッチング電源部44の回路図を示
す。該スイッチング電源部44はスイッチング信号を生
成するだめのスイッチング周波数発振回路1と、出力電
圧の誤差を検出し、誤差電圧に応じてスイッチング信号
の幅を制御して出力電圧を安定化する定電圧制御回路2
より成る。
す。該スイッチング電源部44はスイッチング信号を生
成するだめのスイッチング周波数発振回路1と、出力電
圧の誤差を検出し、誤差電圧に応じてスイッチング信号
の幅を制御して出力電圧を安定化する定電圧制御回路2
より成る。
まず上記スイッチング周波数発振回路1について説明す
る。
る。
同図において、一端が接地されたコンデンサC2はコン
パレータ1Cの(+)入力及びコンパレータ1dの(−
)入力に接続されるとともに、スイッチ1fi介して・
巾′流a、c’ 1) 4p 1aに、スイッチ1gk
介して電流源(I2)、lbに接続されている。また該
コンデンサC2と並列に抵抗R2が接続されている。上
記コンパレータ1Cの←)入力には発振波形の最大値を
定める電圧VB□が供給され、上記コンパレータ1dの
(+)入力には発振波形の最小値を定める電圧VB2が
供給されている。
パレータ1Cの(+)入力及びコンパレータ1dの(−
)入力に接続されるとともに、スイッチ1fi介して・
巾′流a、c’ 1) 4p 1aに、スイッチ1gk
介して電流源(I2)、lbに接続されている。また該
コンデンサC2と並列に抵抗R2が接続されている。上
記コンパレータ1Cの←)入力には発振波形の最大値を
定める電圧VB□が供給され、上記コンパレータ1dの
(+)入力には発振波形の最小値を定める電圧VB2が
供給されている。
上記コンパレータ1Cの出力はR−Sフリップフロップ
1eのセットS入力に供給され、上記コンパレータ1d
の出力は上記几−Sフリップフロップ1eのす七ツ)R
入力に供給されている。該R−8フリップフロップ1e
の出力Qは上記スイッチ1gの制御に用いられ、反転出
力Qは上記スイッチ1fの制御に用いられる。すなわち
上記出力Qが「H」レベルで上記スイッチ1gはオンと
なりrLJレベルでオフとなる。また上記反転出力Qが
「H」レベルで上記スイッチ1fはオフとl rLJレ
ベルでオフとなる。
1eのセットS入力に供給され、上記コンパレータ1d
の出力は上記几−Sフリップフロップ1eのす七ツ)R
入力に供給されている。該R−8フリップフロップ1e
の出力Qは上記スイッチ1gの制御に用いられ、反転出
力Qは上記スイッチ1fの制御に用いられる。すなわち
上記出力Qが「H」レベルで上記スイッチ1gはオンと
なりrLJレベルでオフとなる。また上記反転出力Qが
「H」レベルで上記スイッチ1fはオフとl rLJレ
ベルでオフとなる。
上記スイッチング周波数発振回路1には上記デジタル回
路32よシサンプルホールド用クロック2 w CL
Kが供給可能になっている。該サンプルちPCMプロセ
ッサとしての使用時にコンデンサC1、抵抗R1からな
る微分回路及びダイオードD1i介して上記コンデンサ
C2に供給される。
路32よシサンプルホールド用クロック2 w CL
Kが供給可能になっている。該サンプルちPCMプロセ
ッサとしての使用時にコンデンサC1、抵抗R1からな
る微分回路及びダイオードD1i介して上記コンデンサ
C2に供給される。
上記クロック2WCLKが供給されないとき・汁、上記
ダイオードD1によシ上記コンデンサC1及び抵抗R1
等は上記コンデンサC2から分離されている。
ダイオードD1によシ上記コンデンサC1及び抵抗R1
等は上記コンデンサC2から分離されている。
該スイッチング周波数発振回路1は上記コンデンサC2
t−上記電流源ia、lbで交互に充電するようにして
のこぎり波を生成する。例えば、上記スイッチ1fがオ
ンのとき上記電流源1aにより上記コンデ/すC2は充
電され徐々に電圧VCが高くなっていく。上記コンデン
サC2の電圧VCが上記コンパレータ1Cの(−)入力
の電圧vB1より高くなると該コンパレータ1Cの出力
はrHJレベルになシ、これで上記几−Sフリップフロ
ップ1cがセットされる。すなわち該R−87リツプフ
ロツプの出力Qが「I−I Jレベルに、反転出力Qが
「L」レベルになり、上記スイッチ1fがオフに上記ス
イッチ1gがオフになる。そして、上記コンデンサC2
は今度は上記電流源1bGてよって逆方向に充電される
ため、その電圧vcは急激に低下し、上記コンパレータ
1dの(+)入力の電圧VB2に近づく。該電圧”B2
よシも上記コンデンサC2の電圧VCが下がると上記コ
ンパレータ1dの出力は「f(」レベルになり、上記R
−Sフリップフロップ1eはリセツトされる。すなわち
該R−Sフリップフロップの出力QばrLJレベルに、
反転出力Qは「1−IJレベルになり、上記スイッチ1
fがオンに、上記スイッチ1gがオフになる。
t−上記電流源ia、lbで交互に充電するようにして
のこぎり波を生成する。例えば、上記スイッチ1fがオ
ンのとき上記電流源1aにより上記コンデ/すC2は充
電され徐々に電圧VCが高くなっていく。上記コンデン
サC2の電圧VCが上記コンパレータ1Cの(−)入力
の電圧vB1より高くなると該コンパレータ1Cの出力
はrHJレベルになシ、これで上記几−Sフリップフロ
ップ1cがセットされる。すなわち該R−87リツプフ
ロツプの出力Qが「I−I Jレベルに、反転出力Qが
「L」レベルになり、上記スイッチ1fがオフに上記ス
イッチ1gがオフになる。そして、上記コンデンサC2
は今度は上記電流源1bGてよって逆方向に充電される
ため、その電圧vcは急激に低下し、上記コンパレータ
1dの(+)入力の電圧VB2に近づく。該電圧”B2
よシも上記コンデンサC2の電圧VCが下がると上記コ
ンパレータ1dの出力は「f(」レベルになり、上記R
−Sフリップフロップ1eはリセツトされる。すなわち
該R−Sフリップフロップの出力QばrLJレベルに、
反転出力Qは「1−IJレベルになり、上記スイッチ1
fがオンに、上記スイッチ1gがオフになる。
上記コンデンサC2は上記電流源1aにより充電され、
その電圧VCは徐々に上がっていく。従って、上記コン
デンサC2の電圧VCは第2図Aにとなる。
その電圧VCは徐々に上がっていく。従って、上記コン
デンサC2の電圧VCは第2図Aにとなる。
上述のP CMプロセッサが使用されないときは、上記
デジタル回路部42から上記サンプルホールド用クロッ
ク2 w CL f(が供給されず、上記スイッチング
周波数発振回路1は周期Tで自走発振し、上述ののこぎ
シ波を上記定電圧制御回路2に供給する。
デジタル回路部42から上記サンプルホールド用クロッ
ク2 w CL f(が供給されず、上記スイッチング
周波数発振回路1は周期Tで自走発振し、上述ののこぎ
シ波を上記定電圧制御回路2に供給する。
上述のPCMプロセッサの使用時に、上記デジタル回路
部42よシ上記すンプルホールド用クロック2WCLK
が供給されると、該クロック2WCLKは上記コンデン
サC1及び抵抗R1の微分回路、上記ダイオードD1’
r介して上記コンデンサC2に印加される。上記クロッ
ク2wCLi<が例えば第2図Bに示すような振幅vs
1周期T。
部42よシ上記すンプルホールド用クロック2WCLK
が供給されると、該クロック2WCLKは上記コンデン
サC1及び抵抗R1の微分回路、上記ダイオードD1’
r介して上記コンデンサC2に印加される。上記クロッ
ク2wCLi<が例えば第2図Bに示すような振幅vs
1周期T。
のパルスとすると、このパルスは上記コンデンサCI
、C2によシ分割され、Vs−C1/(C1+C2)な
る振幅のパルス(同図C)が上記コンデンサC2に印加
される。この電圧は、上述ののこぎり波に加えられるの
で、上記コンデンサC2の電圧波形は同図りに示すよう
に、のこぎp波に上記Vs・C1/(C1+02)の振
幅のパルスが重畳されだ波形となる。この波形は上記ク
ロック2WCLKに同期したものとなる。
、C2によシ分割され、Vs−C1/(C1+C2)な
る振幅のパルス(同図C)が上記コンデンサC2に印加
される。この電圧は、上述ののこぎり波に加えられるの
で、上記コンデンサC2の電圧波形は同図りに示すよう
に、のこぎp波に上記Vs・C1/(C1+02)の振
幅のパルスが重畳されだ波形となる。この波形は上記ク
ロック2WCLKに同期したものとなる。
このように上記スイッチング周波数発振回路1は上述の
PCMプロセッサの使用時には、上記デジタル回路部4
2よシ供給される上記サンプルホールド用クロック2W
CLKに同期したのこぎ9波を上記定電圧制御回路2に
供給する。
PCMプロセッサの使用時には、上記デジタル回路部4
2よシ供給される上記サンプルホールド用クロック2W
CLKに同期したのこぎ9波を上記定電圧制御回路2に
供給する。
次に、上記定電圧制御回路2について説明する。
該定電圧制佃1回路2の入力端子2aとグラウンド間に
は未安定電圧が供給される。この電圧はスイッチングI
・う/ジスタTR,2、TR3によシスイツチングされ
、パルス状の電圧となる。該パルス状の電圧はコイルL
1とコンデンサC3から成るローパスフィルタ、コイル
L2とコンデンサC斗から成るローパスフィルタによっ
て平滑され直流電圧が出力端子2bよシ上記アナログ回
路部41等に供給される。上記入力端子2a側のトラン
ジスタTRIはスイッチング市弾自体のオン/オフ用Q
て設りられ1.ペースに制御電圧が印加される。
は未安定電圧が供給される。この電圧はスイッチングI
・う/ジスタTR,2、TR3によシスイツチングされ
、パルス状の電圧となる。該パルス状の電圧はコイルL
1とコンデンサC3から成るローパスフィルタ、コイル
L2とコンデンサC斗から成るローパスフィルタによっ
て平滑され直流電圧が出力端子2bよシ上記アナログ回
路部41等に供給される。上記入力端子2a側のトラン
ジスタTRIはスイッチング市弾自体のオン/オフ用Q
て設りられ1.ペースに制御電圧が印加される。
コンデンサC5,C5は平滑用であり、抵抗R3、R斗
は上記トランジスタTR2,TR3のバイアス用である
。まだ、上記トランジスタTR2゜T R3のコレクタ
とグラウンド間にはダイオードD2が配され、上記出力
端子2bとグラウンド間にはツェナーダイオードD3が
配されている。
は上記トランジスタTR2,TR3のバイアス用である
。まだ、上記トランジスタTR2゜T R3のコレクタ
とグラウンド間にはダイオードD2が配され、上記出力
端子2bとグラウンド間にはツェナーダイオードD3が
配されている。
出力電圧の変動を検出するために抵抗R5,R6、可変
抵抗VR1の直列回路が上記コンデンサC3に並列に接
続され、上記可変抵抗VR1の中点よシ上記出力電圧全
分割した電圧が差動アンプ2cの(+)入力に供給され
る。上記可変抵抗V R,1の中点と上記コイルL1.
L2の接続点間には二滑用にコンデンサC6が配されて
いる。
抵抗VR1の直列回路が上記コンデンサC3に並列に接
続され、上記可変抵抗VR1の中点よシ上記出力電圧全
分割した電圧が差動アンプ2cの(+)入力に供給され
る。上記可変抵抗V R,1の中点と上記コイルL1.
L2の接続点間には二滑用にコンデンサC6が配されて
いる。
該差動アンプ2cの(−)入力には基準電圧vref+
が供給されており、該差動アンプ2cの出力よシ誤差電
圧Vrが得られる。該誤差電圧Vrはコンパレータ2d
の(+)入力に供給される。まだ、該コンパレータ2d
の(→入力には上記スイッチング周波数発振回路1より
上述ののこぎシ波V。カ供給されている。上記コンパレ
ータ2dは上述ののこぎシ波Vcが上記誤差電圧Vrよ
シ犬なる期間、出力がrLJレベルとなるパルスをナン
ド回路2Cの一方の入力(C供給する。
が供給されており、該差動アンプ2cの出力よシ誤差電
圧Vrが得られる。該誤差電圧Vrはコンパレータ2d
の(+)入力に供給される。まだ、該コンパレータ2d
の(→入力には上記スイッチング周波数発振回路1より
上述ののこぎシ波V。カ供給されている。上記コンパレ
ータ2dは上述ののこぎシ波Vcが上記誤差電圧Vrよ
シ犬なる期間、出力がrLJレベルとなるパルスをナン
ド回路2Cの一方の入力(C供給する。
上述ののこぎシ波Vcば、(+)入力に基準電圧Vre
f 2が供給されたコノパレータ2fの(−)入力(
・ても供給さハている。該コンパレータ25)llli
:上記ナツト回路2Cの弛方の入力に供給されている。
f 2が供給されたコノパレータ2fの(−)入力(
・ても供給さハている。該コンパレータ25)llli
:上記ナツト回路2Cの弛方の入力に供給されている。
上記ナンド回路2cの出力はインバータ’lff経てT
フリップフロラ12gに供給され、該Tフリップフロッ
プ2gの出力Qはナンド回路2hの一方の入力に、反転
出力Qはナンド回路21の一方の入力に各々供給される
。また、該ナンド回路2h、2iの他方の入力は「H」
レベルに設定されている。
フリップフロラ12gに供給され、該Tフリップフロッ
プ2gの出力Qはナンド回路2hの一方の入力に、反転
出力Qはナンド回路21の一方の入力に各々供給される
。また、該ナンド回路2h、2iの他方の入力は「H」
レベルに設定されている。
上記ナンド回路2hの出力はアンド回路2jの一方の入
力に供給され、上記ナンド回路21の出力はアンド回路
2にの一方の入力に供給される。
力に供給され、上記ナンド回路21の出力はアンド回路
2にの一方の入力に供給される。
まだ上記アンド回路zj、2にの各々の他方の入力には
上記ナンド回路2eの出力が供給されている。
上記ナンド回路2eの出力が供給されている。
上記ナンド回路2ノの出力はトランジスタTR4のペー
スに供給され、上記アンド回路2にの出力はトランジス
タTR5のペースに供給されている。
スに供給され、上記アンド回路2にの出力はトランジス
タTR5のペースに供給されている。
該トランジスタTR4、TR5のコレクタは抵抗R7i
介して上記スイッチングトランジスタTR3のペースに
接続され、エミッタは、抵抗R7゜R8,R9、コンデ
ンサC7、トランジスタTR6からなるトランジスタ回
路に接続されている。
介して上記スイッチングトランジスタTR3のペースに
接続され、エミッタは、抵抗R7゜R8,R9、コンデ
ンサC7、トランジスタTR6からなるトランジスタ回
路に接続されている。
該定電圧制御回路2では出力電圧の変動に応じて上記ス
イッチングトランジスタTR2、T4t3がオンとなる
時間幅全制御することによシ出力電圧を安定化する。次
に第3図のタイミングチャート全参照して該定電圧制御
回路2の動作について説明する。
イッチングトランジスタTR2、T4t3がオンとなる
時間幅全制御することによシ出力電圧を安定化する。次
に第3図のタイミングチャート全参照して該定電圧制御
回路2の動作について説明する。
上記差動アンプ2Cよシ得られる誤差電圧Vr及び上記
コンパレータ2fの基準″重圧■ref2は常に上述の
のこぎり波Vcの最大f直よシも小さくなるよう設定さ
れ、かつ上記基準電圧V、。f2が上記誤差電圧Vrよ
シも大きく設定されるC同図A)。
コンパレータ2fの基準″重圧■ref2は常に上述の
のこぎり波Vcの最大f直よシも小さくなるよう設定さ
れ、かつ上記基準電圧V、。f2が上記誤差電圧Vrよ
シも大きく設定されるC同図A)。
その結果上記コンパレータ2fの出力パルスが「LJレ
ベルである時間は上記コンパレータ2dの出力パルスが
[L]レベルである時間よりも小さくな9、この時間は
一定となる(同図B、C)。
ベルである時間は上記コンパレータ2dの出力パルスが
[L]レベルである時間よりも小さくな9、この時間は
一定となる(同図B、C)。
ここで例えば上記誤1圧Vrが下がったとすると上記コ
ンパレータ2dの出力が「L」レベルである時間幅は矢
印で示す方向に大きくなり、逆に上記誤差電圧Vrが上
がったとすると上記「L」レベルの時間幅は/」・さく
なる。すなわち誤差電圧Vrに応じて上記コンパレータ
2dの出力パルスのrLJレベルの時間幅が変化する(
同図B)。
ンパレータ2dの出力が「L」レベルである時間幅は矢
印で示す方向に大きくなり、逆に上記誤差電圧Vrが上
がったとすると上記「L」レベルの時間幅は/」・さく
なる。すなわち誤差電圧Vrに応じて上記コンパレータ
2dの出力パルスのrLJレベルの時間幅が変化する(
同図B)。
上記コンパレータ2d、2Fの出力パルスヨリ上記ナン
ド回路2eにおいて同図りに示すように上記誤差電圧V
rに応じてrHJレベルである時間幅が変化するパルス
が得られる。このパルスは上記インバータEにより反転
されて(同図E)、上記Tフリップフロップ2gに供給
される。該Tフリップフロップ2gは上記インバータE
出力の立上シでその出力Q、Qが反転するC同図F、G
)。
ド回路2eにおいて同図りに示すように上記誤差電圧V
rに応じてrHJレベルである時間幅が変化するパルス
が得られる。このパルスは上記インバータEにより反転
されて(同図E)、上記Tフリップフロップ2gに供給
される。該Tフリップフロップ2gは上記インバータE
出力の立上シでその出力Q、Qが反転するC同図F、G
)。
上記Tフリップフロップ2gの出力Q、Qは各々上記ナ
ンド回路2h、2iにより反転され(同図H,I)、各
々上記アンド回路2j、2kK供給される。
ンド回路2h、2iにより反転され(同図H,I)、各
々上記アンド回路2j、2kK供給される。
上記アンド回路2j 、2により同図J、Kに示すよう
に上記誤差電圧vrに応じて「HJレベルの時間幅が変
化するパルスが出力され、各々トランジスタTR,+、
TR5−4.%動する。その結果、上記トランジスタT
R4,TR5i;を交互に動作し、上記スイッチングト
ランジスタTR2、TR32上記誤差電圧Vrに応じた
時間だリオン状態にする。
に上記誤差電圧vrに応じて「HJレベルの時間幅が変
化するパルスが出力され、各々トランジスタTR,+、
TR5−4.%動する。その結果、上記トランジスタT
R4,TR5i;を交互に動作し、上記スイッチングト
ランジスタTR2、TR32上記誤差電圧Vrに応じた
時間だリオン状態にする。
このように該スイッチングトランジスタTI’(2゜T
R3がオンになる時間幅は上記誤差電圧Vrに応じて制
御され、結局出力電圧は安定化される。
R3がオンになる時間幅は上記誤差電圧Vrに応じて制
御され、結局出力電圧は安定化される。
本実施例ではPCMプロセッサの使用時には、上記サン
プルホールド用クロック2〜vCLKに同期して上記ス
イッチングトランジスタTR2,TR3’にスイッチン
グするので、とのスイッチング周波数と上記サンプリン
グクロック2 sv CL Kの周波数との干渉による
音声帯域のSN比の劣下が除去できる。まだ、PCMプ
ロセッサヲ藺用しないときは、上記スイッチング周波数
発振回路1の自走発振に基づいて上記スイッチングトラ
ンジスタTR2、TR3が15!I白1されるので、上
記VTRg 43 KハP’c〜1プロセッサの使用、
不1更用(て係シなく安定な電圧が1.1先給される。
プルホールド用クロック2〜vCLKに同期して上記ス
イッチングトランジスタTR2,TR3’にスイッチン
グするので、とのスイッチング周波数と上記サンプリン
グクロック2 sv CL Kの周波数との干渉による
音声帯域のSN比の劣下が除去できる。まだ、PCMプ
ロセッサヲ藺用しないときは、上記スイッチング周波数
発振回路1の自走発振に基づいて上記スイッチングトラ
ンジスタTR2、TR3が15!I白1されるので、上
記VTRg 43 KハP’c〜1プロセッサの使用、
不1更用(て係シなく安定な電圧が1.1先給される。
以上述べたように本発明によれば、デジタル処理回路内
の特定の周波数と電源のスイッチング周波数との干渉っ
てよるノイズ発生を、形状の増大を伴なうことなく除去
できるスイッチング電源が得られ、音声信号のデジタル
処理回路を有する電子機器を安定に駆動することができ
るとともに、上記電子機器におりる音声信号のSN比を
向上させることができる。
の特定の周波数と電源のスイッチング周波数との干渉っ
てよるノイズ発生を、形状の増大を伴なうことなく除去
できるスイッチング電源が得られ、音声信号のデジタル
処理回路を有する電子機器を安定に駆動することができ
るとともに、上記電子機器におりる音声信号のSN比を
向上させることができる。
第1図はPC,Mプロセッサを有する音響・映像機器に
本発明に係るスイッチング電源を適用した本実施例のス
イッチング電源部の回路図である。 第2図は第1図に示し、だスイッチング電源のスイッチ
ング周波数発振回路の動作説明のだめのタイミングチャ
ートであり、第3図は上記スイッチング電源の定電圧制
御回路の動作説明のだめのタイミングチャートである。 第4図は本発明に係るスイッチング電源を適用した本実
施例の上記音響・映像機器の構成を示すブロック図であ
る。 1・・・スイッチング周波数発振回路 la、lb・・・定電流源 lc、、1d、2d、2f・・・コンパレータ1f、1
g・・・スイッチ 1e−・・R,−Sフリツブフロツフ。 c 1 、 C2、C3t・・・C7・・・コンデンサ
R,1、R2、R3、・・・R9・・・抵抗VRI・・
・可変抵抗 Ll、L2・・・コイル 2c・・・差動アンプ TR1、TR2,TR3,・・・TR6・・・トランジ
スタ2g・・・Tフリップフロップ 2e、2h、2i・・・ナンド回路 2j、2k・・・アンド回路 41・・・アナログ回路部 42・・・デジタル回路部 43・・・VTR部 44・・・スイッチング電源部
本発明に係るスイッチング電源を適用した本実施例のス
イッチング電源部の回路図である。 第2図は第1図に示し、だスイッチング電源のスイッチ
ング周波数発振回路の動作説明のだめのタイミングチャ
ートであり、第3図は上記スイッチング電源の定電圧制
御回路の動作説明のだめのタイミングチャートである。 第4図は本発明に係るスイッチング電源を適用した本実
施例の上記音響・映像機器の構成を示すブロック図であ
る。 1・・・スイッチング周波数発振回路 la、lb・・・定電流源 lc、、1d、2d、2f・・・コンパレータ1f、1
g・・・スイッチ 1e−・・R,−Sフリツブフロツフ。 c 1 、 C2、C3t・・・C7・・・コンデンサ
R,1、R2、R3、・・・R9・・・抵抗VRI・・
・可変抵抗 Ll、L2・・・コイル 2c・・・差動アンプ TR1、TR2,TR3,・・・TR6・・・トランジ
スタ2g・・・Tフリップフロップ 2e、2h、2i・・・ナンド回路 2j、2k・・・アンド回路 41・・・アナログ回路部 42・・・デジタル回路部 43・・・VTR部 44・・・スイッチング電源部
Claims (1)
- 【特許請求の範囲】 音声信号のデジタル処理回路を有する電子機器を駆動す
るスイッチング電源において、 上記デジタル処理回路内の特定の周波数の信号に同期可
能なスイッチング周波数発振回路と、上記スイッチング
周波数発振回路の出力信号に基づいて出力電圧の安定化
制御を行なう定電圧制御回路とを備え、 上記デジタル処理回路の動作状態では上記特定の周波数
の信号に同期したスイッチング周波数の信号に基づいて
安定化制御を行ない、上記デジタル処理回路の非動作状
態では上記スイッチング周波数発振回路の自走周波数の
信号に基づいて安定化制御を行なうことを特徴とするス
イッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21640085A JPS6277858A (ja) | 1985-09-30 | 1985-09-30 | スイツチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21640085A JPS6277858A (ja) | 1985-09-30 | 1985-09-30 | スイツチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6277858A true JPS6277858A (ja) | 1987-04-10 |
Family
ID=16687971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21640085A Pending JPS6277858A (ja) | 1985-09-30 | 1985-09-30 | スイツチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6277858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100385362C (zh) * | 2005-06-21 | 2008-04-30 | 章祖文 | 大功率直流稳压稳流变压变流电源 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172976A (ja) * | 1983-03-18 | 1984-09-29 | Nec Corp | スイツチング電源回路 |
| JPS60144141A (ja) * | 1983-12-08 | 1985-07-30 | ヴイリ・シュトウーダー・アクチエンゲゼルシャフト | 電気信号を処理するためのシステムに電源供給する装置 |
| JPS6034780B2 (ja) * | 1975-04-09 | 1985-08-10 | 大日本塗料株式会社 | 陰極線管 |
-
1985
- 1985-09-30 JP JP21640085A patent/JPS6277858A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034780B2 (ja) * | 1975-04-09 | 1985-08-10 | 大日本塗料株式会社 | 陰極線管 |
| JPS59172976A (ja) * | 1983-03-18 | 1984-09-29 | Nec Corp | スイツチング電源回路 |
| JPS60144141A (ja) * | 1983-12-08 | 1985-07-30 | ヴイリ・シュトウーダー・アクチエンゲゼルシャフト | 電気信号を処理するためのシステムに電源供給する装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100385362C (zh) * | 2005-06-21 | 2008-04-30 | 章祖文 | 大功率直流稳压稳流变压变流电源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748045A (en) | Digital PLL circuit | |
| DE3483915D1 (de) | Digital-videobandaufzeichnungsgeraet. | |
| JPS63287211A (ja) | デジタルpll回路 | |
| JPS6277858A (ja) | スイツチング電源 | |
| US5617266A (en) | Motor stabilizing control apparatus for use with motors, including for use with a drum motor in a magnetic tape system | |
| JPS62164314A (ja) | アナログ・デイジタル変換器 | |
| JP2638821B2 (ja) | 積分型a−d及びd−a変換器 | |
| JPH0576105B2 (ja) | ||
| JPS6332297B2 (ja) | ||
| JPH01246920A (ja) | Pll変動補償装置 | |
| JPS6066678A (ja) | 回転体の制御装置 | |
| SU1203586A1 (ru) | Устройство управлени положением видеоголовки относительно строчки записи | |
| KR900002880Y1 (ko) | 비디오 디스크 플레이어의 스캔시 트랙스위치제어회로 | |
| JPS6392183A (ja) | 記録再生装置 | |
| JP2615794B2 (ja) | 時間軸補正装置 | |
| JPS6367682B2 (ja) | ||
| JPS6276386A (ja) | Afc検波回路 | |
| JPH04230186A (ja) | Hdtv信号対応ビデオデコ−ダ | |
| JPS6266470A (ja) | デイジタル信号記録再生装置 | |
| JPS59188806A (ja) | 時間軸変動補正装置 | |
| JPS6464168A (en) | Disk reproducing device | |
| JPS61270918A (ja) | 位相同期回路装置 | |
| JPS588240U (ja) | 位相同期回路 | |
| JPS6333161B2 (ja) | ||
| JPH0779414A (ja) | 時間軸誤差補正装置 |