JPS6278849A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にリダンダンシィ回路用
のヒユーズ素子を有する半導体装置に関する。

〔従来の技術〕

一般にリダンダンシィ回路を有する半導体装置では、半
導体基板上にポリシリコン等で構成したヒユーズ素子を
形成し、このヒユーズ素子をレーザ光等で切断して回路
の切り換えを行っている。

このヒユーズ素子の切断に際しては、ヒユーズ素子の直
下の半導体基板表面にキャリアの発生・再結合センタが
発生し、これが内部回路に悪影響を及ばすことがある。

即ち、キャリアが内部回路のノードに流入すると情報の
反転がおこる恐れがあり、特にメモリ装置の場合に危険
度が高くなる。

このため、従来のこの種の半導体装置では、ヒユーズ素
子の周囲の半導体基板に基板と同−導電型或いは逆導電
型の高濃度不純物領域を形成している。

即ち、第３図のようにシリコン基板１１表面のシリコン
酸化膜１２上にポリシリコンでヒユーズ素子１３を形成
する場合、このヒユーズ素子１３を包囲するようにシリ
コン基板１１表面に基板と同−導電型の不純物を高濃度
に拡散させた高濃度不純物領域１４を形成している。ま
た、場合によっては、この高濃度不純物領域１４を基板
１１と進度導電型不純物を拡散して構成している。

前者によれば、ヒユーズ素子１３の直下のシリコン基板
１１で発生したキャリアを高濃度不純物領域１４で再結
合させることを意図している。また、後者では高濃度不
純物領域１４とシリコン基板１１との間に逆バイアスを
印加することにより、キャリアを電界によって収集させ
ることを意図している。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置では、ヒユーズ素子を包囲す
るように基板１１と同一導電型の高濃度不純物領域１４
を形成した前者の構成では、キャリアは拡散伝導で流れ
ることから発生したキャリアの収集確率は若干低く、こ
の不純物領域１４を越えて内部回路に流込むキャリアを
無視することはできない。また、基板１１と逆導電型の
高濃度不純物領域１４を形成した後者の構成では、電界
を利用しているため収集効率に高いものが得られるもの
の、両者間に印加している逆バイアスは見方を変えれば
リーク電流が流れている訳であり、ＣＭＯ３（相補型Ｍ
Ｏ３）スタチックメモリのようにスタンバイ時の電源電
流の低さを特徴としている装置においては逆バイアス電
流が自から制限されることになり、この電流の低下によ
っては所期の収集効果が得られなくなることがある。

〔問題点を解決するための手段〕

本発明の半導体装置は、キャリアを効果的に収集して内
部回路への影響を有効に防止するとともに、電源リーク
電流の値も許容されるレベルまで低減可能とするために
、ヒユーズ素子を包囲するように基板と同一導電型の第
１の不純物領域を形成するとともに、更にこの外側に基
板と逆の導電型の第２の不純物領域を形成し、この第２
の不純物領域と基板との間には許容範囲内での逆バイア
スを印加した構成としている。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例を示し、同図（ａ）は平面構
成を、同図（ｂ）はそのＢＢ線断面構成を示し、本例で
はリダンダンシィ回路を有するＣＭＯＳＭＯＳスタチッ
クメモリ明を適用したものとする。

図示のように、Ｎ型シリコン基板１の表面にはシリコン
酸化膜２からなる絶縁膜を形成し、この上にポリシリコ
ンからなるヒユーズ素子３を形成している。そして、こ
のヒユーズ素子３を包囲するように前記シリコン基板１
にＮ型不純物を高濃度に拡散した第１の高濃度不純物領
域４を形成する。更に、この第１の高濃度不純物領域４
を包囲するように前記シリコン基板１にＰ型不純物を高
濃度に拡散した第２の高濃度不純物領域５を形成してい
る。これら第１及び第２の不純物領域４゜５は、半導体
装置がＣＭＯ３構成の再には、Ｎ型ＭＯＳトランジスタ
のソース・ドレイン領域の形成と同時に第１の不純物領
域４を形成し、又Ｐ型ＭＯＳトランジスタのソース・ド
レイン領域の形成と同時に第２の不純物領域５を形成す
ればよい。

しかる上で、前記シリコン基板１を■。電位に固定する
一方、前記第２の不純物領域５をＧＮＤ電位として両者
間に逆バイアスを印加する。この逆バイアスの電流は、
許容される電源リーク電流よりも小さくなるように設定
する。なお、前記第１の不純物領域４はＶ　（（電位ま
たはフローティングに設定する。

この構成によれば、レーザ光を照射したヒユーズ素子３
の切断時にヒユーズ素子３直下のシリコン基板１にキャ
リアが発生しても、このキャリアはシリコン基板１と同
一導電型であるＮ型の第１の高濃度不純物領域４によっ
て略大部分が捕獲される。捕獲されないキャリアは第１
の不純物領域４の外側へ移動されるが、この外側に位置
する第２の高濃度不純物領域５の逆バイアス電界によっ
て略全部が収集される。ここでは、あくまでも第１の不
純物領域４で捕獲されなかったキャリアを収集するのみ
であるので、逆バイアス電流が小さくても収集効果を十
分に発揮できる。したがって、この２重の捕獲によりキ
ャリアが内部回路に向かって移動されることが完全に防
止され、キャリアによる内部回路への悪影響を防止する
。一方、第２の不純物領域５には、シリコン基板１との
間に逆バイアスを印加しているが、この電流はリーク電
流として許容される範囲であるので、ＣＭＯＳの特徴で
あるスタンバイ時の低電流特性が損なわれることはない
。

ここで、第２の高濃度不純物領域５は、第２図のように
、Ｐ型ウェル６として或いはＰ型ウェルと一体的に構成
し、ＧＮＤレベルに固定する構成としてもよい。

なお、前記実施例はＮ型シリコン基板に適用した例を示
しているが、Ｐ型の半導体基板にも同様にして適用でき
る。この場合、第２の不純物領域に印加する逆バイアス
の電位の向きが前記実施例と逆になることは勿論言うま
でもない。

〔発明の効果〕

以上説明したように本発明は、ヒユーズ素子を包囲する
ように基板と同一導電型の第１の不純物領域を形成する
とともに、更にこの外側に基板と逆の導電型の第２の不
純物領域を形成し、この第２の不純物領域と基板との間
にはリーク電流の許容範囲内での逆バイアスを印加した
構成としているので、第１及び第２の不純物領域によっ
て２重にキャリアを捕獲・収集して内部回路への悪影響
を完全に防止できるとともに、第２の不純物領域におけ
る逆バイアスの電流を抑制することを可能とし、スタン
バイ時のリーク電流の低減を図ることができる。

【図面の簡単な説明】

第１図（ａ）、　　（ｂ）は本発明の一実施例の平面図
及びそのＢＢ線断面図、第２図は変形例の断面図、第３
図は従来構成の断面図である。 １．１１・・・シリコン基板、２．１２・・・シリコン
酸化膜、３．１３・・・ヒユーズ素子、４・・・第１の
高濃度不純物領域、５・・・第２の高濃度不純物領域、
６・・・Ｐ型ウェル、１４・・・不純物領域。 第１図（ａ） 第１図（ｂ）

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の表面上にヒューズ素子を形成してなる
   半導体装置において、前記ヒューズ素子を包囲するよう
   に前記半導体基板と同一導電型の第１の不純物領域を形
   成するとともに、更にこの外側に前記半導体基板と逆の
   導電型の第２の不純物領域を形成し、この第２の不純物
   領域と前記半導体基板との間には許容範囲内での逆バイ
   アスを印加したことを特徴とする半導体装置。 ２、前記ヒューズ素子は、リダンダンシィ回路を有する
   ＣＭＯＳスタチックメモリに形成したヒューズ素子であ
   る特許請求の範囲第１項記載の半導体装置。