JPS628031B2 - - Google Patents
Info
- Publication number
- JPS628031B2 JPS628031B2 JP56168432A JP16843281A JPS628031B2 JP S628031 B2 JPS628031 B2 JP S628031B2 JP 56168432 A JP56168432 A JP 56168432A JP 16843281 A JP16843281 A JP 16843281A JP S628031 B2 JPS628031 B2 JP S628031B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- barrier metal
- wiring pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置製造方法に関し、半導体基
板上に金属突起物を形成する方法であつて、半導
体基板に形成された半導体素子の電極取出し用の
電極配線を金属突起物を形成するために用いる複
数層からなる金属層（いわゆるバリヤメタル）で
行なうと同時に、本発明は、基板面を平坦化せし
め、段部を除去し、かつ配線膜、さらにそれを保
護するための絶縁保護膜を不用とし、工程を簡略
化し、かつ耐腐蝕性を高めた信頼性の高い半導体
装置を提供せんとするものである。
板上に金属突起物を形成する方法であつて、半導
体基板に形成された半導体素子の電極取出し用の
電極配線を金属突起物を形成するために用いる複
数層からなる金属層（いわゆるバリヤメタル）で
行なうと同時に、本発明は、基板面を平坦化せし
め、段部を除去し、かつ配線膜、さらにそれを保
護するための絶縁保護膜を不用とし、工程を簡略
化し、かつ耐腐蝕性を高めた信頼性の高い半導体
装置を提供せんとするものである。
半導体素子が形成されたLSI、IC等の半導体チ
ツプの電極パツドから外部端子へ電気的に接続す
る手段として、金属細線を用い超音波振動または
熱圧着により各々の電極パツド毎に接続するワイ
ヤボンデイング法と、金属細線を用いないで一括
して一度にボンデイングを行なうワイヤレスボン
デイング法がある。
ツプの電極パツドから外部端子へ電気的に接続す
る手段として、金属細線を用い超音波振動または
熱圧着により各々の電極パツド毎に接続するワイ
ヤボンデイング法と、金属細線を用いないで一括
して一度にボンデイングを行なうワイヤレスボン
デイング法がある。
前記ワイヤレスボンデイング法のひとつとして
前記電極パツドに金属突起物の電極を形成し、長
尺のフイルムに形成した電極リードと前記金属突
起物とを合金化せしめ、金属突起物上にリードを
形成する、いわゆるフイルムキヤリヤ方式があ
る。
前記電極パツドに金属突起物の電極を形成し、長
尺のフイルムに形成した電極リードと前記金属突
起物とを合金化せしめ、金属突起物上にリードを
形成する、いわゆるフイルムキヤリヤ方式があ
る。
本発明は半導体基板上の電極パツド上に金属突
起物を形成した半導体装置に関する。
起物を形成した半導体装置に関する。
まず、第１図で従来の金属突起物を形成した半
導体装置について述べる。
導体装置について述べる。
Si等で構成した半導体基板１に拡散層２が形成
され、拡散層２の一部はSiO2膜３が開孔され電
極取出し窓が設けられている。電極取出し窓は外
部端子と接続するためにAl膜４が設けられ、そ
れが連続して、絶縁膜３上に導びかれる。さらに
Al膜４を機械的な損傷あるいは腐蝕から保護す
るためにCVDSiO2膜７を全面に被着し、金属突
起物を形成する位置のみを開孔し、前記Al膜４
の一部を露出させ、次にバリヤメタルと呼ぶ複数
層からなる金属膜５を蒸着法で形成せしめる。
され、拡散層２の一部はSiO2膜３が開孔され電
極取出し窓が設けられている。電極取出し窓は外
部端子と接続するためにAl膜４が設けられ、そ
れが連続して、絶縁膜３上に導びかれる。さらに
Al膜４を機械的な損傷あるいは腐蝕から保護す
るためにCVDSiO2膜７を全面に被着し、金属突
起物を形成する位置のみを開孔し、前記Al膜４
の一部を露出させ、次にバリヤメタルと呼ぶ複数
層からなる金属膜５を蒸着法で形成せしめる。
ここで、バリヤメタル５は例えば第１層目は
Al膜４との付着強度を高めるためCr、Ti等の金
属膜５′が約1000Å形成され、第２層目は金属突
起物と付着力が良好なCu、Ni、Ag等の金属膜
５″が3000〜6000Åの厚さに形成されるものであ
る。
Al膜４との付着強度を高めるためCr、Ti等の金
属膜５′が約1000Å形成され、第２層目は金属突
起物と付着力が良好なCu、Ni、Ag等の金属膜
５″が3000〜6000Åの厚さに形成されるものであ
る。
次にAl膜４が露出した金属膜５上に電気メツ
キ法によりAu、Ag等の金属突起物６を15μｍ程
度の高さに形成することにより第１図の構造を得
るものである。
キ法によりAu、Ag等の金属突起物６を15μｍ程
度の高さに形成することにより第１図の構造を得
るものである。
このような従来の構造においては次のような問
題があつた。前述したCVDSiO2膜７はAl膜４を
保護するための保護膜であるが、素子群の電極取
出し用開孔部の絶縁膜３での段差ＡあるいはAl
膜４での段差Ｂが発生する。この段差Ａ，Ｂでは
CVDSiO2膜７の膜厚が薄くなつたり、CVDSiO2
膜にピンホールが発生したり、歪が加わつてクラ
ツクが発生したりする。このため、金属膜５の蝕
刻液がCVDSiO2膜７のピンホールやクラツクに
より浸透し、Al膜４を腐蝕してしまい、拡散層
２と金属突起物６とが電気的に開放状態になつた
り、金属突起物６の下部のAl膜が腐蝕された場
合には、金属突起物６は絶縁膜３上から完全に剥
離され、初期の目的を達することができない。
題があつた。前述したCVDSiO2膜７はAl膜４を
保護するための保護膜であるが、素子群の電極取
出し用開孔部の絶縁膜３での段差ＡあるいはAl
膜４での段差Ｂが発生する。この段差Ａ，Ｂでは
CVDSiO2膜７の膜厚が薄くなつたり、CVDSiO2
膜にピンホールが発生したり、歪が加わつてクラ
ツクが発生したりする。このため、金属膜５の蝕
刻液がCVDSiO2膜７のピンホールやクラツクに
より浸透し、Al膜４を腐蝕してしまい、拡散層
２と金属突起物６とが電気的に開放状態になつた
り、金属突起物６の下部のAl膜が腐蝕された場
合には、金属突起物６は絶縁膜３上から完全に剥
離され、初期の目的を達することができない。
また、CVDSiO2膜７に発生するクラツクは、
フイルムキヤリヤのリード（図示せず）と金属突
起物６とを温度、圧力を加えながら合金化接続す
る時には、熱歪や機械的圧力によつて容易に発生
し、上述したAl膜の腐蝕を発生せしめる。ま
た、一時的に腐蝕の状態が軽微であつて、電気的
不良あるいは金属突起物の付着強度が低下しなく
ても、前記半導体基板の使用中に腐蝕を徐々に増
大させてしまい、著るしく信頼性を低下さすもの
であつた。
フイルムキヤリヤのリード（図示せず）と金属突
起物６とを温度、圧力を加えながら合金化接続す
る時には、熱歪や機械的圧力によつて容易に発生
し、上述したAl膜の腐蝕を発生せしめる。ま
た、一時的に腐蝕の状態が軽微であつて、電気的
不良あるいは金属突起物の付着強度が低下しなく
ても、前記半導体基板の使用中に腐蝕を徐々に増
大させてしまい、著るしく信頼性を低下さすもの
であつた。
本発明は上記従来の欠点を除去するためになさ
れたものであり、その目的とするところは金属突
起を有する半導体装置の製造において、その製造
段階でバリヤメタル（多層膜金属層）の蝕刻時
に、この蝕刻液による半導体装置上に形成した金
属配線の腐蝕、又は完成された半導体装置の使用
時に外部から浸入する腐蝕液による金属配線の腐
蝕を防止し、信頼性を高めようとするものであ
る。さらに他の目的は前記金属突起が形成され完
成した半導体装置の製造において、平坦化を図
り、バリヤメタルと金属配線の接触抵抗の低減、
さらに製造工程のより一層の簡略化を目的とする
ものである。
れたものであり、その目的とするところは金属突
起を有する半導体装置の製造において、その製造
段階でバリヤメタル（多層膜金属層）の蝕刻時
に、この蝕刻液による半導体装置上に形成した金
属配線の腐蝕、又は完成された半導体装置の使用
時に外部から浸入する腐蝕液による金属配線の腐
蝕を防止し、信頼性を高めようとするものであ
る。さらに他の目的は前記金属突起が形成され完
成した半導体装置の製造において、平坦化を図
り、バリヤメタルと金属配線の接触抵抗の低減、
さらに製造工程のより一層の簡略化を目的とする
ものである。
以下図面をもとにして本発明の半導体装置の実
施例について説明する。
施例について説明する。
第２図は本発明の一実施例の方法により作成さ
れた半導体装置を示している。同図において、半
導体基板２１上には熱酸化膜２２が形成され、こ
の熱酸化膜２２には開孔部２３が形成されてい
る。この開口部２３の直下には拡散層２４が形成
されている。前記拡散層２４上の開孔部２３から
電極取出し位置２５まで、例えばアルミニウム膜
による金属配線パターン２６が延在している。ま
た、多層膜金属層２８（バリヤメタル：例えば
Cr−Cu、Ti−Pd等）は前記金属配線パターン２
６上に沿つて形成され、丁度、金属配線パターン
２６の全領域を覆い、保護している状態にある。
そして、拡散層２４上より延在し、電極取出し位
置２５まで達した前記バリヤメタル（多層膜金属
層）２８上にはAu、Cu等の金属突起が形成され
た構造である。
れた半導体装置を示している。同図において、半
導体基板２１上には熱酸化膜２２が形成され、こ
の熱酸化膜２２には開孔部２３が形成されてい
る。この開口部２３の直下には拡散層２４が形成
されている。前記拡散層２４上の開孔部２３から
電極取出し位置２５まで、例えばアルミニウム膜
による金属配線パターン２６が延在している。ま
た、多層膜金属層２８（バリヤメタル：例えば
Cr−Cu、Ti−Pd等）は前記金属配線パターン２
６上に沿つて形成され、丁度、金属配線パターン
２６の全領域を覆い、保護している状態にある。
そして、拡散層２４上より延在し、電極取出し位
置２５まで達した前記バリヤメタル（多層膜金属
層）２８上にはAu、Cu等の金属突起が形成され
た構造である。
次に前記実施例の半導体装置の製造方法を第３
図ａ〜ｅをもとにして詳述する。まず、半導体基
板２１上に開口部２３を有する熱酸化膜２２を形
成し、この開口部２３を通して拡散層２４を形成
する。次いで全面にアルミニウム膜を１〜２μｍ
の厚さに被着せしめ、光蝕刻法により、開孔部２
３附近より外部電極取出し位置２５まで延在した
アルミニウム配線パターン２６を形成させる（第
３図ａ）。
図ａ〜ｅをもとにして詳述する。まず、半導体基
板２１上に開口部２３を有する熱酸化膜２２を形
成し、この開口部２３を通して拡散層２４を形成
する。次いで全面にアルミニウム膜を１〜２μｍ
の厚さに被着せしめ、光蝕刻法により、開孔部２
３附近より外部電極取出し位置２５まで延在した
アルミニウム配線パターン２６を形成させる（第
３図ａ）。
次に半導体基板２１の全面に多層膜金属層から
なるバリヤメタル２８を被着する。バリヤメタル
２８は、例えばCr−Cu、Ti−Pd、Ti−Cu等の
複数層からなる金属膜で形成されるものである。
そして、配線パターン２６上の電極取出し位置２
５附近のバリヤメタル２８を露出させた感光性樹
脂２９によるメツキ用パターンを形成させる（第
３図ｂ）。
なるバリヤメタル２８を被着する。バリヤメタル
２８は、例えばCr−Cu、Ti−Pd、Ti−Cu等の
複数層からなる金属膜で形成されるものである。
そして、配線パターン２６上の電極取出し位置２
５附近のバリヤメタル２８を露出させた感光性樹
脂２９によるメツキ用パターンを形成させる（第
３図ｂ）。
次いで、バリヤメタル２８を陰極として、電解
メツキ法により感光性樹脂２９の開孔部に金属突
起３０を形成させる。金属突起３０はAu、Cu等
の金属であつて、高さ10〜30μｍに設けられるも
のである（第３図ｃ）。
メツキ法により感光性樹脂２９の開孔部に金属突
起３０を形成させる。金属突起３０はAu、Cu等
の金属であつて、高さ10〜30μｍに設けられるも
のである（第３図ｃ）。
電解法により金属突起３０の形成が終れば、前
記メツキ用パターンとして使用した感光性樹脂２
９を除去せしめ、再度、感光性樹脂を塗布し、少
なくとも、アルミニウム配線パターン２６と同一
もしくは大き目の前記感光性樹脂によるパターン
３１を形成せしめる（第３図ｄ）。さらに前記パ
ターン３１を蝕刻用のマスクとして、露出してい
るバリヤメタル２８を選択的にエツチングし、配
線パターン２６上にバリヤメタル２８′を残存さ
せれば、第３図ｅに示す本発明の実施例における
半導体装置を得ることができる。
記メツキ用パターンとして使用した感光性樹脂２
９を除去せしめ、再度、感光性樹脂を塗布し、少
なくとも、アルミニウム配線パターン２６と同一
もしくは大き目の前記感光性樹脂によるパターン
３１を形成せしめる（第３図ｄ）。さらに前記パ
ターン３１を蝕刻用のマスクとして、露出してい
るバリヤメタル２８を選択的にエツチングし、配
線パターン２６上にバリヤメタル２８′を残存さ
せれば、第３図ｅに示す本発明の実施例における
半導体装置を得ることができる。
第３図ｅに示す半導体装置の構造においては、
バリヤメタル２８の選択エツチング工程におい
て、アルミニウム配線パターン２６上にバリヤメ
タル２８′と感光性樹脂パターン３１が残存した
ままエツチング処理できるから、前記アルミニウ
ム配線パターン２６がエツチング液で腐蝕される
ことがない。また、全工程が終了した段階でも、
バリヤメタル２８′が存在するから、特に酸性、
アルカリ性の両方の液に対して腐蝕されやすい外
部から万一浸入してきた溶液に対しても、アルミ
ニウム配線パターン２６が腐蝕されることがな
く、高い歩留りを期待できるものである。また、
本発明は、保護膜としてのCVDSiO2やSi3N4膜が
不要であるから、前記保護膜の被着工程、パター
ンを形成するための光蝕刻工程を除くことがで
き、工程の簡略化が可能となる。
バリヤメタル２８の選択エツチング工程におい
て、アルミニウム配線パターン２６上にバリヤメ
タル２８′と感光性樹脂パターン３１が残存した
ままエツチング処理できるから、前記アルミニウ
ム配線パターン２６がエツチング液で腐蝕される
ことがない。また、全工程が終了した段階でも、
バリヤメタル２８′が存在するから、特に酸性、
アルカリ性の両方の液に対して腐蝕されやすい外
部から万一浸入してきた溶液に対しても、アルミ
ニウム配線パターン２６が腐蝕されることがな
く、高い歩留りを期待できるものである。また、
本発明は、保護膜としてのCVDSiO2やSi3N4膜が
不要であるから、前記保護膜の被着工程、パター
ンを形成するための光蝕刻工程を除くことがで
き、工程の簡略化が可能となる。
さらに、本発明では配線パターン２６上に直接
バリヤメタル２８′を形成しており、バリヤメタ
ルを含む表面の平坦化が可能となりバリヤメタル
の段切れ等をなくすことが可能となる。そして、
配線パターンとバリヤメタルを連続して形成で
き、バリヤメタル形成前の配線パターン２６表面
の汚染が生じることなくバリヤメタルを形成でき
るとともに配線パターン上全域に接してバリヤメ
タルを形成するため、バリヤメタルと配線パター
ンの接触抵抗を小さくすることが可能となり、配
線の引出しに大切な低抵抗接続を実現できる。し
たがつて、本発明によれば製造コストを低減で
き、信頼性の高い配線の引出し構造を実現するこ
とができる。
バリヤメタル２８′を形成しており、バリヤメタ
ルを含む表面の平坦化が可能となりバリヤメタル
の段切れ等をなくすことが可能となる。そして、
配線パターンとバリヤメタルを連続して形成で
き、バリヤメタル形成前の配線パターン２６表面
の汚染が生じることなくバリヤメタルを形成でき
るとともに配線パターン上全域に接してバリヤメ
タルを形成するため、バリヤメタルと配線パター
ンの接触抵抗を小さくすることが可能となり、配
線の引出しに大切な低抵抗接続を実現できる。し
たがつて、本発明によれば製造コストを低減で
き、信頼性の高い配線の引出し構造を実現するこ
とができる。
なお、バリヤメタル２８′のエツチング用マス
クとして用いた感光性樹脂３１′に耐熱性感光性
樹脂、例えば還化ブタジエン系樹脂、ポリイミイ
ド系樹脂を用いた場合、これらの樹脂は耐熱温度
は少なくとも350℃以上を維持できるから、この
感光性樹脂をアルミニウム配線パターン２６の保
護膜として残存させても良い。このような方法に
おいては、アルミニウム配線パターン２６をバリ
ヤメタル２８′と耐熱性感光性樹脂で２重に被覆
できるから、さらに高い信頼性、歩留りを期待で
きる。前述した方法では残存させるバリヤメタル
を全層残すように説明したが、単層例えば、
Cr、Tiのみを残存させてもよい。
クとして用いた感光性樹脂３１′に耐熱性感光性
樹脂、例えば還化ブタジエン系樹脂、ポリイミイ
ド系樹脂を用いた場合、これらの樹脂は耐熱温度
は少なくとも350℃以上を維持できるから、この
感光性樹脂をアルミニウム配線パターン２６の保
護膜として残存させても良い。このような方法に
おいては、アルミニウム配線パターン２６をバリ
ヤメタル２８′と耐熱性感光性樹脂で２重に被覆
できるから、さらに高い信頼性、歩留りを期待で
きる。前述した方法では残存させるバリヤメタル
を全層残すように説明したが、単層例えば、
Cr、Tiのみを残存させてもよい。
以上のべたように、本発明の半導体装置の製造
方法はアルミニウム等よりなる金属配線パターン
と同一もしくは大き目の寸法に、金属配線パター
ン上に直接バリヤメタル（多層膜金属層）が残存
させるものであつて、バリヤメタルのエツチング
中に発生するエツチング溶液による金属配線パタ
ーンの腐蝕を防止できるとともに製造工程が終了
した後も外部より浸入する腐蝕液を前記バリヤメ
タルで阻止させることができ、さらに、金属突起
形成における工程の簡略化、低抵抗の実現、信頼
性の向上に寄与するもので、工業上の利用価値が
高いものである。
方法はアルミニウム等よりなる金属配線パターン
と同一もしくは大き目の寸法に、金属配線パター
ン上に直接バリヤメタル（多層膜金属層）が残存
させるものであつて、バリヤメタルのエツチング
中に発生するエツチング溶液による金属配線パタ
ーンの腐蝕を防止できるとともに製造工程が終了
した後も外部より浸入する腐蝕液を前記バリヤメ
タルで阻止させることができ、さらに、金属突起
形成における工程の簡略化、低抵抗の実現、信頼
性の向上に寄与するもので、工業上の利用価値が
高いものである。
第１図は従来の金属突起を有する半導体装置の
正面断面図、第２図は本発明の一実施例における
半導体装置の正面断面図、第３図は同半導体装置
の製造方法を説明するための断面図である。 ２１……半導体基板、２２……熱酸化膜、２３
……開口部、２４……拡散層、２５……電極取出
し位置、２６……金属配線パターン、２８……多
層膜金属層（バリヤメタル）。
正面断面図、第２図は本発明の一実施例における
半導体装置の正面断面図、第３図は同半導体装置
の製造方法を説明するための断面図である。 ２１……半導体基板、２２……熱酸化膜、２３
……開口部、２４……拡散層、２５……電極取出
し位置、２６……金属配線パターン、２８……多
層膜金属層（バリヤメタル）。
Claims (1)
- １ 開孔部を有する絶縁膜の形成された半導体基
板上に、前記開孔部を覆う配線パターンを選択的
に形成する工程、前記配線パターンを含む半導体
基板上にバリヤメタル層を形成し、前記配線パタ
ーン上のバリヤメタル層上に選択的に金属突起を
形成する工程、前記バリヤメタル層を選択的に除
去し、前記配線パターン上全域で前記配線パター
ンと接する前記バリヤメタル層を残す工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168432A JPS5868949A (ja) | 1981-10-20 | 1981-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168432A JPS5868949A (ja) | 1981-10-20 | 1981-10-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868949A JPS5868949A (ja) | 1983-04-25 |
| JPS628031B2 true JPS628031B2 (ja) | 1987-02-20 |
Family
ID=15868003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56168432A Granted JPS5868949A (ja) | 1981-10-20 | 1981-10-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868949A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513194A (ja) * | 1974-06-24 | 1976-01-12 | Fuji Electric Co Ltd | Hinanjudohokojidosetsuteihoho |
| JPS6050334B2 (ja) * | 1978-11-28 | 1985-11-08 | 松下電器産業株式会社 | 半導体装置 |
-
1981
- 1981-10-20 JP JP56168432A patent/JPS5868949A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868949A (ja) | 1983-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4263606A (en) | Low stress semiconductor device lead connection | |
| EP1440470B1 (en) | Method of wire bonding a microelectronic die | |
| EP3358616B1 (en) | Bond pad protection for harsh media applications | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001015549A (ja) | 半導体装置およびその製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
| US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPS6322464B2 (ja) | ||
| US20200013741A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JPH0330986B2 (ja) | ||
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH08167634A (ja) | 半導体装置 | |
| JPS5937576B2 (ja) | 半導体装置 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPS5868949A (ja) | 半導体装置の製造方法 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JP2720863B2 (ja) | 半導体集積回路装置 |