JPS628035B2 - - Google Patents
Info
- Publication number
- JPS628035B2 JPS628035B2 JP56075291A JP7529181A JPS628035B2 JP S628035 B2 JPS628035 B2 JP S628035B2 JP 56075291 A JP56075291 A JP 56075291A JP 7529181 A JP7529181 A JP 7529181A JP S628035 B2 JPS628035 B2 JP S628035B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- polyimide
- semiconductor
- varnish
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
- Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
- Paints Or Removers (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、樹脂封止型半導体装置に係り、特に
パシベーシヨン用、PSG膜保護用、α線遮蔽用ま
たは多層配線絶縁用材料として低透湿率の有機高
分子膜例えばポリイミド樹脂を有する半導体素子
を封止用樹脂でモールドしてなる半導体装置の改
良に関する。 半導体基板に形成されたpn接合露出表面は、
雰囲気の影響を敏感に受け易いため、各種安定化
材をコーテイングして安定化される。無機パシベ
ーシヨン材の二酸化けい素、窒化けい素、アルミ
ナ、ガラスなどに代えて、低温で安定化処理が行
える利点のあるポリイミド樹脂によるパシベーシ
ヨン技術が、日本特開昭50−8469号公報に開示さ
れている。この公報に開示されているポリイミド
樹脂は、ピロメリツト酸二無水物、ベンゾフエノ
ンテトラカルボン酸二無水物、ジアミノジフエニ
ルエーテル及びジアミノジフエニルエーテルモノ
カルボンアミドから得られたもの（ポリイミドイ
ソインドロキナゾリンジオン樹脂）が記載されて
いる。そして、このポリイミド樹脂と半導体基板
等との接着性をよくするため、アミノシランカツ
プリング材で半導体基板等を前処理することが記
載されている。 日本特開昭50−6279号公報及び同50−6280号公
報には、レジン封止型半導体装置において、封止
樹脂とリードフレーム、半導体集積回路チツプ、
リード線との間をポリイミド樹脂で覆い外界から
の水分の浸入による集積回路装置の故障を減少す
る技術が開示されている。また、USPNo.4079511
にも水分が集積回路チツプに到達しないように封
入材で被覆した半導体装置が示されている。 更に、USPNo.4001870、USPNo.4017886、USPNo.
4040083、USPNo.4060828には、多層配線における
絶縁膜の材料としてポリイミド樹脂を用いた技術
が開示されている。そして、USPNo.4040083に
は、ポリイミド樹脂とSiO2膜との接着性を改善
し、半導体装置の耐湿性を改善するために、アル
ミニウムキレート化合物で半導体チツプを前処理
している。 また、半導体装置の耐湿性を向上させる方法と
して、ナトリウムイオン等を阻止する働きを有す
るリンガラス（Phosphosilicate glass、以下PSG
と略称する。）を保護膜に用いる方法が一般に賞
用されている。 このPSGは、CVD（Chemical Vapour
Deposition）法により、シラン及びホスフイン等
のSi源及びＰ源となるガスを混合し、酸化して素
子上に堆積させるものであり、この際リン濃度を
高くすることにより、イオン阻止能を高め、かつ
堆積した膜に後処理で温度をかけてフロー（流
動）させることが可能な膜となる。このようにフ
ローさせると、膜のかどが丸まり、また配線上等
の段差がゆるやかになる等により、配線が断線し
難くなり、また、素子の活性部におけるワイヤボ
ンデイングが可能になる等の有利性が得られる。 しかしながら、リン濃度を高くするとPSGは水
に溶出する傾向が強くなり、リン濃度が10数モル
％になると潮解性を示すに至る。したがつて、リ
ン濃度の高いPSGになるほど耐湿性がいつそう重
要となり、特にガラスフローが可能なリン濃度10
モル％以上の場合には重大な問題となる。 一方、高集積度の半導体メモリー装置における
封止材料中の放射性元素、ウラン及びトリウムか
ら放出されるα線により生じるソフトエラーを防
ぐため、半導体メモリー素子の回路側に、α線遮
蔽層を形成する技術があり、特にこの遮蔽材とし
て、ウラン及びトリウムの含有率を非常に少なく
したポリイミド樹脂を用いた樹脂封止型半導体メ
モリー装置も提案されている。 これら従来技術によれば、樹脂封止型半導体装
置における最大の問題点（セラミツク封止やガラ
ス封止に比較して）は、樹脂自体が水分を通す性
質があること及び樹脂と半導体基板、樹脂と金属
線の間にgapができ、水分を通す原因となるた
め、耐湿性に劣ることであると認識されている。
そのため、例えばアンダーコート樹脂と半導体チ
ツプ、及びPSG保護膜や金属線との間をカツプリ
ング材などによつて処理することが行われる。 一般的な傾向として、半導体装置の分野で用い
られる樹脂材料の耐湿性が良いことが要求される
ことは知られている。例えばパシベーシヨン材と
してそれ自身耐湿性又は撥水性のシリコーン樹脂
が広く用いられていることはその一例である。し
かしシリコーン樹脂は、水分の透過率が大きいた
め、半導体素子上に形成したSiO2膜、PSG膜及
び／又はポリイミド系の高分子膜などの高吸湿率
材料に外界から水分が浸入して到達するのを抑制
できないことが問題である。 各種ポリイミド樹脂、ことに前記ポリイミドイ
ソインドロキナゾリンジオン樹脂は、その耐熱
性、絶縁性、塗膜形成性、作業性などの優れた特
徴のほか、半導体チツプや金属膜に対する接着力
もあつて、集積回路の分野で広く用いられるよう
になつた。 しかし、本発明者らは、上記ポリイミドイソイ
ンドロキナゾリンジオン樹脂をはじめ、多くのポ
リイミド樹脂を用いた半導体装置について検討し
た結果、長期間の過酷な耐湿性テストで故障を示
すものがあることが分かつた。その原因を探るた
め本発明者は、封止樹脂の耐湿性、封止樹脂とア
ンダーコート又は安定化膜としてのポリイミド樹
脂膜との接着性、ポリイミド樹脂膜と半導体チツ
プ及びPSG保護膜や金属線などとの接着力などに
ついて検討したが、故障の最大の原因は、ポリイ
ミド樹脂自体の透湿性であることを発見した。従
来の考えでは、半導体チツプや金属線とポリイミ
ド樹脂膜が強固に密着していれば、水分が透過で
きないとされていた。しかしいくらカツプリング
材で半導体チツプを前処理しても、水分による故
障が生じることは、単に半導体素子とポリイミド
樹脂との接着力を改善しただけでは解決できない
という結論に到つた。即ちこの故障はポリイミド
樹脂が水分を透過させるために起ると考えられ
る。 本発明の目的は、耐湿性特に透湿性が著しく改
善された安定化膜、多層配線用絶縁膜又はα線遮
蔽層をそなえた樹脂封止型半導体装置を提供する
ことである。本発明は特に吸湿率の大きいSiO2
膜、PSG保護膜、ポリイミドイソインドロキナゾ
リンジオンなどの有機高分子膜を、半導体素子の
pn接合面又はアルミニウム配線上に形成した半
導体装置において、それら高吸湿率材料に外界か
ら水分が到達しないように、又は水分の到達を抑
制するように、低透湿率の高分子膜をオーバーコ
ートした樹脂封止型半導体装置を提供するもので
ある。 本発明の一例によれば、半導体基板と、その基
板上に形成された絶縁膜と、その絶縁膜上に形成
された金属導体及びその導体と接して形成された
PSG保護層及びポリイミド樹脂膜を有する機能素
子と、その機能素子を機械的に保護し、パツケー
ジする封止樹脂、及びその封止樹脂から延びてい
る少なくとも１つの外部リードとを有するものに
おいて、上記ポリイミド樹脂は１×10-7ｇ・cm／
cm2・ｈ以下の透湿率を有する芳香族ポリイミド樹
脂である半導体装置が提供される。 以下本発明を図面を参照しつつ詳細に説明す
る。 第１図において、１はシリコン等の半導体基板
を示し、その表面層には例えばpnp型のトランジ
スタが形成されている。この半導体基板１の表面
にはエミツタ、ベース、コレクタ間の絶縁及び保
護用の二酸化けい素膜２が形成され、さらにベー
ス電極３、エミツタ電極４がアルミニウム蒸着膜
により形成されている。このプレーナ型トランジ
スタをパツケージングする場合、基板１をタブリ
ード７の先端に固定し、素子の他の電極とリード
線間を金あるいはアルミニウムのワイヤ５により
ボンデイングを行ない、アンダーコート用樹脂６
で被覆保護した後、機械的強度を持たせるため
と、外気から保護するためにタブリード７の先端
部を含む半導体基板１を樹脂８によりモールドし
ている。 第２図は集積回路を樹脂封止してなる半導体装
置で、半導体集積回路１１はセラミツクなどから
なるパツケージ１５の上に固定され、集積回路片
１１の周囲に設けられたボンデイングパツド１４
と、パツケージの外部接続リード端子１２とは、
細い金属線１３で接続されている。この集積回路
片１１、細い金属線１３、金属線１３と接続した
リード端子１２ならびにボンデイングパツド１４
を全体的に覆うように、耐湿性ポリイミド樹脂か
らなるアンダーコート膜９を設け、さらにその外
側を成形樹脂１０により封止されている。本発明
は、厚膜回路にも適用できる。 第３図は、半導体基板表面に２層の配線構造を
有してなる樹脂封止型半導体装置の一実施例を示
す。 表面に二酸化ケイ素膜４２を有する半導体基板
４１上に金属被膜を形成し、これに周知のエツチ
ング法を用いて不要部分の金属を除去して、所望
の配線パターンを有する第１の導体層４３を設け
る。この導体層４３は二酸化ケイ素膜４２の所定
の場所に設けたスルーホール４８を介して半導体
素子と電気的に接続される。次に二酸化ケイ素膜
４７を化学気相成長法あるいは高周波スパツタリ
ング法などの公知の方法によつて、層４３、層４
２の上に被膜したのち、導体の接続に必要な部分
の二酸化ケイ素膜にスルーホールを形成した。 次にアミノシラン化合物の膜４４を形成した。
更に、ポリイミド樹脂膜４５を形成した。このポ
リイミド膜の所定の部分をエツチングして第１導
体層４３の一部を露出させた。この上に第２導体
層４６を形成した。この例では、絶縁層が二酸化
けい素４７及びポリイミド樹脂４５との二層構造
となつている。 第４図は半導体メモリー素子とそのレジンパツ
ケージの間にα線遮蔽層を有するデユアル−イン
−ライン型レジンパツケージ半導体メモリー装置
の断面図である。第４図において、７１は半導体
メモリー素子でシリコンチツプからなり、７２の
シリコンチツプ支持体に固定されている。７３は
リードで、メモリー素子７１の電極パツドとの間
をボンデイングワイヤ７４で接続している。７５
は封止樹脂、７６はα線遮蔽層である。この実施
例において、α線遮蔽層７６は、メモリー素子の
表面に塗布され、乾燥硬化されている。そしてそ
の遮蔽層の上に低透湿率のオーバーコート７７を
形成して水分の浸入を阻止する。封止樹脂７５は
エポキシ樹脂などの熱硬化性樹脂で形成される。 半導体の耐湿性としては、80℃／90％RHで
1000時間の試験に耐えなければならないが、この
試験に合格するポリイミド樹脂は、いずれも25
℃／75％RHにおける透湿率は１×10-7ｇ・cm／
cm2・ｈ以下であつた。そのような半導体装置とし
ては、一般式が （式（）中、Ｒは脂肪族、または芳香族基、−
R′−は
パシベーシヨン用、PSG膜保護用、α線遮蔽用ま
たは多層配線絶縁用材料として低透湿率の有機高
分子膜例えばポリイミド樹脂を有する半導体素子
を封止用樹脂でモールドしてなる半導体装置の改
良に関する。 半導体基板に形成されたpn接合露出表面は、
雰囲気の影響を敏感に受け易いため、各種安定化
材をコーテイングして安定化される。無機パシベ
ーシヨン材の二酸化けい素、窒化けい素、アルミ
ナ、ガラスなどに代えて、低温で安定化処理が行
える利点のあるポリイミド樹脂によるパシベーシ
ヨン技術が、日本特開昭50−8469号公報に開示さ
れている。この公報に開示されているポリイミド
樹脂は、ピロメリツト酸二無水物、ベンゾフエノ
ンテトラカルボン酸二無水物、ジアミノジフエニ
ルエーテル及びジアミノジフエニルエーテルモノ
カルボンアミドから得られたもの（ポリイミドイ
ソインドロキナゾリンジオン樹脂）が記載されて
いる。そして、このポリイミド樹脂と半導体基板
等との接着性をよくするため、アミノシランカツ
プリング材で半導体基板等を前処理することが記
載されている。 日本特開昭50−6279号公報及び同50−6280号公
報には、レジン封止型半導体装置において、封止
樹脂とリードフレーム、半導体集積回路チツプ、
リード線との間をポリイミド樹脂で覆い外界から
の水分の浸入による集積回路装置の故障を減少す
る技術が開示されている。また、USPNo.4079511
にも水分が集積回路チツプに到達しないように封
入材で被覆した半導体装置が示されている。 更に、USPNo.4001870、USPNo.4017886、USPNo.
4040083、USPNo.4060828には、多層配線における
絶縁膜の材料としてポリイミド樹脂を用いた技術
が開示されている。そして、USPNo.4040083に
は、ポリイミド樹脂とSiO2膜との接着性を改善
し、半導体装置の耐湿性を改善するために、アル
ミニウムキレート化合物で半導体チツプを前処理
している。 また、半導体装置の耐湿性を向上させる方法と
して、ナトリウムイオン等を阻止する働きを有す
るリンガラス（Phosphosilicate glass、以下PSG
と略称する。）を保護膜に用いる方法が一般に賞
用されている。 このPSGは、CVD（Chemical Vapour
Deposition）法により、シラン及びホスフイン等
のSi源及びＰ源となるガスを混合し、酸化して素
子上に堆積させるものであり、この際リン濃度を
高くすることにより、イオン阻止能を高め、かつ
堆積した膜に後処理で温度をかけてフロー（流
動）させることが可能な膜となる。このようにフ
ローさせると、膜のかどが丸まり、また配線上等
の段差がゆるやかになる等により、配線が断線し
難くなり、また、素子の活性部におけるワイヤボ
ンデイングが可能になる等の有利性が得られる。 しかしながら、リン濃度を高くするとPSGは水
に溶出する傾向が強くなり、リン濃度が10数モル
％になると潮解性を示すに至る。したがつて、リ
ン濃度の高いPSGになるほど耐湿性がいつそう重
要となり、特にガラスフローが可能なリン濃度10
モル％以上の場合には重大な問題となる。 一方、高集積度の半導体メモリー装置における
封止材料中の放射性元素、ウラン及びトリウムか
ら放出されるα線により生じるソフトエラーを防
ぐため、半導体メモリー素子の回路側に、α線遮
蔽層を形成する技術があり、特にこの遮蔽材とし
て、ウラン及びトリウムの含有率を非常に少なく
したポリイミド樹脂を用いた樹脂封止型半導体メ
モリー装置も提案されている。 これら従来技術によれば、樹脂封止型半導体装
置における最大の問題点（セラミツク封止やガラ
ス封止に比較して）は、樹脂自体が水分を通す性
質があること及び樹脂と半導体基板、樹脂と金属
線の間にgapができ、水分を通す原因となるた
め、耐湿性に劣ることであると認識されている。
そのため、例えばアンダーコート樹脂と半導体チ
ツプ、及びPSG保護膜や金属線との間をカツプリ
ング材などによつて処理することが行われる。 一般的な傾向として、半導体装置の分野で用い
られる樹脂材料の耐湿性が良いことが要求される
ことは知られている。例えばパシベーシヨン材と
してそれ自身耐湿性又は撥水性のシリコーン樹脂
が広く用いられていることはその一例である。し
かしシリコーン樹脂は、水分の透過率が大きいた
め、半導体素子上に形成したSiO2膜、PSG膜及
び／又はポリイミド系の高分子膜などの高吸湿率
材料に外界から水分が浸入して到達するのを抑制
できないことが問題である。 各種ポリイミド樹脂、ことに前記ポリイミドイ
ソインドロキナゾリンジオン樹脂は、その耐熱
性、絶縁性、塗膜形成性、作業性などの優れた特
徴のほか、半導体チツプや金属膜に対する接着力
もあつて、集積回路の分野で広く用いられるよう
になつた。 しかし、本発明者らは、上記ポリイミドイソイ
ンドロキナゾリンジオン樹脂をはじめ、多くのポ
リイミド樹脂を用いた半導体装置について検討し
た結果、長期間の過酷な耐湿性テストで故障を示
すものがあることが分かつた。その原因を探るた
め本発明者は、封止樹脂の耐湿性、封止樹脂とア
ンダーコート又は安定化膜としてのポリイミド樹
脂膜との接着性、ポリイミド樹脂膜と半導体チツ
プ及びPSG保護膜や金属線などとの接着力などに
ついて検討したが、故障の最大の原因は、ポリイ
ミド樹脂自体の透湿性であることを発見した。従
来の考えでは、半導体チツプや金属線とポリイミ
ド樹脂膜が強固に密着していれば、水分が透過で
きないとされていた。しかしいくらカツプリング
材で半導体チツプを前処理しても、水分による故
障が生じることは、単に半導体素子とポリイミド
樹脂との接着力を改善しただけでは解決できない
という結論に到つた。即ちこの故障はポリイミド
樹脂が水分を透過させるために起ると考えられ
る。 本発明の目的は、耐湿性特に透湿性が著しく改
善された安定化膜、多層配線用絶縁膜又はα線遮
蔽層をそなえた樹脂封止型半導体装置を提供する
ことである。本発明は特に吸湿率の大きいSiO2
膜、PSG保護膜、ポリイミドイソインドロキナゾ
リンジオンなどの有機高分子膜を、半導体素子の
pn接合面又はアルミニウム配線上に形成した半
導体装置において、それら高吸湿率材料に外界か
ら水分が到達しないように、又は水分の到達を抑
制するように、低透湿率の高分子膜をオーバーコ
ートした樹脂封止型半導体装置を提供するもので
ある。 本発明の一例によれば、半導体基板と、その基
板上に形成された絶縁膜と、その絶縁膜上に形成
された金属導体及びその導体と接して形成された
PSG保護層及びポリイミド樹脂膜を有する機能素
子と、その機能素子を機械的に保護し、パツケー
ジする封止樹脂、及びその封止樹脂から延びてい
る少なくとも１つの外部リードとを有するものに
おいて、上記ポリイミド樹脂は１×10-7ｇ・cm／
cm2・ｈ以下の透湿率を有する芳香族ポリイミド樹
脂である半導体装置が提供される。 以下本発明を図面を参照しつつ詳細に説明す
る。 第１図において、１はシリコン等の半導体基板
を示し、その表面層には例えばpnp型のトランジ
スタが形成されている。この半導体基板１の表面
にはエミツタ、ベース、コレクタ間の絶縁及び保
護用の二酸化けい素膜２が形成され、さらにベー
ス電極３、エミツタ電極４がアルミニウム蒸着膜
により形成されている。このプレーナ型トランジ
スタをパツケージングする場合、基板１をタブリ
ード７の先端に固定し、素子の他の電極とリード
線間を金あるいはアルミニウムのワイヤ５により
ボンデイングを行ない、アンダーコート用樹脂６
で被覆保護した後、機械的強度を持たせるため
と、外気から保護するためにタブリード７の先端
部を含む半導体基板１を樹脂８によりモールドし
ている。 第２図は集積回路を樹脂封止してなる半導体装
置で、半導体集積回路１１はセラミツクなどから
なるパツケージ１５の上に固定され、集積回路片
１１の周囲に設けられたボンデイングパツド１４
と、パツケージの外部接続リード端子１２とは、
細い金属線１３で接続されている。この集積回路
片１１、細い金属線１３、金属線１３と接続した
リード端子１２ならびにボンデイングパツド１４
を全体的に覆うように、耐湿性ポリイミド樹脂か
らなるアンダーコート膜９を設け、さらにその外
側を成形樹脂１０により封止されている。本発明
は、厚膜回路にも適用できる。 第３図は、半導体基板表面に２層の配線構造を
有してなる樹脂封止型半導体装置の一実施例を示
す。 表面に二酸化ケイ素膜４２を有する半導体基板
４１上に金属被膜を形成し、これに周知のエツチ
ング法を用いて不要部分の金属を除去して、所望
の配線パターンを有する第１の導体層４３を設け
る。この導体層４３は二酸化ケイ素膜４２の所定
の場所に設けたスルーホール４８を介して半導体
素子と電気的に接続される。次に二酸化ケイ素膜
４７を化学気相成長法あるいは高周波スパツタリ
ング法などの公知の方法によつて、層４３、層４
２の上に被膜したのち、導体の接続に必要な部分
の二酸化ケイ素膜にスルーホールを形成した。 次にアミノシラン化合物の膜４４を形成した。
更に、ポリイミド樹脂膜４５を形成した。このポ
リイミド膜の所定の部分をエツチングして第１導
体層４３の一部を露出させた。この上に第２導体
層４６を形成した。この例では、絶縁層が二酸化
けい素４７及びポリイミド樹脂４５との二層構造
となつている。 第４図は半導体メモリー素子とそのレジンパツ
ケージの間にα線遮蔽層を有するデユアル−イン
−ライン型レジンパツケージ半導体メモリー装置
の断面図である。第４図において、７１は半導体
メモリー素子でシリコンチツプからなり、７２の
シリコンチツプ支持体に固定されている。７３は
リードで、メモリー素子７１の電極パツドとの間
をボンデイングワイヤ７４で接続している。７５
は封止樹脂、７６はα線遮蔽層である。この実施
例において、α線遮蔽層７６は、メモリー素子の
表面に塗布され、乾燥硬化されている。そしてそ
の遮蔽層の上に低透湿率のオーバーコート７７を
形成して水分の浸入を阻止する。封止樹脂７５は
エポキシ樹脂などの熱硬化性樹脂で形成される。 半導体の耐湿性としては、80℃／90％RHで
1000時間の試験に耐えなければならないが、この
試験に合格するポリイミド樹脂は、いずれも25
℃／75％RHにおける透湿率は１×10-7ｇ・cm／
cm2・ｈ以下であつた。そのような半導体装置とし
ては、一般式が （式（）中、Ｒは脂肪族、または芳香族基、−
R′−は
【式】およびま
たは
ｎは整数を表わす）で示される有機高分子膜を、
直接または他の絶縁材料を介して設けた樹脂封止
型半導体装置がある。 尚、
直接または他の絶縁材料を介して設けた樹脂封止
型半導体装置がある。 尚、
【式】としては、通常
【式】およ
びまたは
【式】が選ばれる。
本発明によれば、水に対して腐食性物質のアル
ミ配線導体や水に対して溶出性を有するPSG保護
層などの上に、上記一般式（）で示される特定
のポリイミド樹脂膜を設けてアルミ配線層やPSG
保護層などの耐湿性を向上させ、良好な特性（経
時故障率の少ない）を有する樹脂封止型半導体装
置を提供することができる。またpn接合を有す
る半導体素子において、pn接合の露呈する半導
体表面を上記ポリイミド樹脂膜で覆うことによ
り、外気の水分による特性劣化が生じない優れた
素子を提供することができる。 本発明による上記コート膜の厚さは、１〜300
μｍに選ばれ、その後、成形材料でモールドされ
る。成形材料樹脂の厚さは、一般に0.5〜５mm程
度に選ばれる。 高集積度を有する半導体メモリー素子にα線が
入射すると誤動作（ソフトエラー）を起す問題が
ある。このα線は、封止材料であるセラミツク、
金属あるいはモールド樹脂などに含まれる微量の
ウラン及びトリウムな主な線源である。したがつ
て、この封止材料からウラン及びトリウムを除去
してやれば上述の問題は解決するわけである。そ
して、封止材料を精製することによつて、ウラン
及びトリウムの含量を極度に少なくすることが試
みられている。 一方、保護コート膜によりα線を遮蔽する方法
は種々試みられており、半導体装置がメモリーの
場合には、本発明のポリイミド膜の厚さを35μｍ
以上に選べば、α線によるソフトエラーを防止す
ることが可能である。この際、保護コート膜の場
合も、封止材料と同様にウラン、トリウムの含有
量が0.1ppb以下になるよう精製すれば、ポリイ
ミド樹脂自身からのα線の発生は実際上問題にな
らない。精製は、モノマや溶媒を蒸留、昇華、再
結晶、抽出などによつて行うことが便利である。
また、耐湿試験時の腐食、リークなどを少なくす
るため、ナトリウムの含有量は1ppm以下になる
よう精製するが、上記の精製と同じ工程で行うこ
とが可能である。 本発明における前記一般式（）で表わされる
ポリイミド樹脂あるいはその前駆体であるポリア
ミド酸樹脂は、芳香族ジアミンと芳香族テトラカ
ルボン酸二無水物とを等モルの割合で反応させる
方法で得られる。例えば溶液重縮合法などによつ
て達成することができる。 溶液重合法においては反応溶媒が用いられる
が、この溶媒としては芳香族ジアミンまたは芳香
族テトラカルボン酸二無水物の両方を溶解しうる
ものでなければならない。本発明において使用す
る反応溶媒を例示すると、Ｎ・Ｎ−ジメチルホル
ムアミド、Ｎ・Ｎ−ジエチルホルムアミド、ジメ
チルスルホキシド、Ｎ・Ｎ−ジメチルアセトアミ
ド、Ｎ・Ｎ−ジエチルアセトアミド、Ｎ−メチル
−２−ピロリドンなどがあげられる。反応溶媒は
溶解操作を容易にするなど必要に応じて２種以上
混合して用いることもできる。 本発明における芳香族テトラカルボン酸二無水
物の具体例を挙げると、例えばピロメリツト酸二
無水物（PMDA）、ベンゾフエノンテトラカルボ
ン酸二無水物（BTDA）、１・４・５・８−ナフ
タレンテトラカルボン酸二無水物、２・３・６・
７−ナフタレンテトラカルボン酸二無水物、１・
２・５・６−ナフタレンテトラカルボン酸二無水
物、３・3′・４・4′−ジフエニルテトラカルボン
酸二無水物、２・２・３・3′−ジフエニルテトラ
カルボン酸二無水物、２・３・3′・4′−ジフエニ
ルテトラカルボン酸二無水物、２・２−ビス
（３・４−ジカルボキシフエニル）プロパン二無
水物、２・２−ビス〔４−（３・４−ジカルボキ
シフエノキシ）フエニル〕プロパン二無水物、
２・２−ビス〔４−（２・３−ジカルボキシフエ
ノキシ）フエニル〕プロパン二無水物、ビス
（３・４−ジカルボキシフエニル）スルホン二無
水物、ビス（３・４−ジカルボキシフエニル）エ
ーテル二無水物、ビス（３・４−ジカルボキシフ
エニル）メタン二無水物及びペリレン−３・４・
９・10−テトラカルボン酸二無水物等があり、ま
たそれらの混合物を使用することもできる。 本発明における芳香族ジアミンとしては、４・
4″−ジアミノ−ｐ−ターフエニル及び４・４−
ジアミノクオーターフエニルが、本発明の効果を
達成する上で有用である。 また、透湿率が１×10-7ｇ・cm／cm2・ｈより大
きくならず、本発明の効果を損なわない範囲内に
おいて、上記以外の一般的に知られている次のよ
うなジアミンを用いて前記各種酸二無水物と共縮
重合させて合成したポリイミド樹脂を適用するこ
ともできる。例えばｐ−フエニレンジアミン、ｍ
−フエニレンジアミ、４・4′−ジアミノジフエニ
ルエーテル、４・4′−ジアミノジフエニルメタ
ン、４・4′−ジアミノジフエニルスルホン、４・
4′−ジアミノジフエニルプロパン、２・２・４・
4′−ジアミノジフエニルスルフイド、１・５−ジ
アミノナフタリン、４・4′−ジアミノジフエニル
エタン、ｍ−トルイレンジアミン、ｐ−トルイレ
ンジアミン、３・4′−ジアミノベンズアニリド、
１・４−ジアミノナフタリン、３・3′−ジクロロ
−４・4′−ジアミノジフエニル、ベンジジン、
４・4′−ジアミノジフエニルアミン、４・4′−ジ
アミノジフエニル−Ｎ−メチルアミン、４・4′−
ジアミノジフエニル−Ｎ−フエニルアミン、３・
3′−ジアミノジフエニルスルホンなどがある。 なお、本発明者らは、透湿率が１×10-7ｇ・
cm／cm2・ｈより小さい他のポリマーを、本発明の
目的及び効果を損なわない範囲内の量で本発明の
ポリイミド樹脂に混合させて本発明の目的を達成
できることを見い出した。それらのポリマーは例
えばフツ素樹脂の４フツ化エチレン重合体、４フ
ツ化エチレン−６フツ化プロピレン共重合体やポ
リビニリデンフロライドなどがある。 さらに、透湿率が１×10-7ｇ・cm／cm3・ｈより
も大きい一般のポリイミド樹脂に、シリカ、アル
ミナ等微粉末のフイラーを添加すると、透湿率が
かなり低下し、この手法でも半導体の故障率が低
下することを発見した。 これらのフイラーは、天然の鉱石を精製するこ
となく粉砕しただけでは、不純物の点で半導体メ
モリー素子には使用できない。 従つて、半導体メモリー素子のコート材として
使用するには、次のような方法で精製することに
より、ソフトエラーの原因であるα線が実用上問
題となるほどには、発生しないフイラーが得られ
る。 すなわち、例えばケイ素又はアルミニウムに結
合した加水分解しうる基を有するケイ素化合物又
はアルミニウム化合物を蒸留精製し、加水分解及
び共加水分解後、加熱酸化することによつて得ら
れる。 なお、上記フイラーを添加したコート材では、
フイラーの粒子径や添加量の増加とともに塗膜性
が損なわれる問題があり、半導体素子に適用する
際には、適正な範囲の組成を選ぶ必要がある。 本発明の上記ポリイミドは、前記反応溶媒中で
合成されたポリアミド酸ワニスの状態で素子の表
面上に塗布され、100〜450℃程度の温度で数時間
加熱されてポリイミド膜となる。その後、エポキ
シ樹脂、フエノール樹脂、ジアリルフタレート樹
脂、不飽和ポリエステル樹脂、シリコーン樹脂等
の成形材料で注型、トランスフア成形、射出成形
などにより0.5〜５mm程度の厚さにモールドされ
る。 上記のようにして得られたポリイミド樹脂膜
は、腐食性物質のアルミ配線導体、PSG保護層及
びpn接合部の半導体表面の保護膜あるいは層間
絶縁膜として効果を発揮する。 以上により、一般のポリイミドで保護コートし
た場合に比べ、耐湿性の優れた半導体装置が得ら
れる。 次に、本発明を実施例により説明するが、本発
明はこれらにより何ら限定されるものではない。 なお、以下で述べる実施例では、ポリイミドを
コートする前に、すべてアミノシラン化合物で前
処理を施し行なつた。 実施例 １ ４・4″−ジアミノｐ−ターフエニル0.1モルと
ピロメリツト酸二無水物（以下PMDAと略称す
る。）0.1モルをＮ−メチル−２−ピロリドン（以
下NMPと略称する。）中で約10℃で反応させて、
不揮発分約15％、ウラン、トリウムの含量
0.1ppb以下のワニスを得た。 このワニスをMOS型16KビツトRAM素子に塗
布し、100℃で１時間、200℃で２時間、250℃で
３時間加熱して厚さ約50μｍのポリイミド膜を素
子表面に形成した。その後、エポキシ樹脂成形材
料でトランスフア成形し半導体装置を得た。 この半導体装置の80℃／90％RH、1000時間後
の故障率は、０／120と優れていた。 また、このメモリーのソフトエラー率は、100
フイツト（１フイツトは１ケの素子、109時間当
り１回のエラーが起ることを示す単位）以下であ
つた。 同様の加熱条件で得たポリイミドフイルムの25
℃／75％RHにおける透湿率は1.8×10-8ｇ・cm／
cm2・ｈであつた。 比較例 １ ４・4′−ビス（ｐ−アミノフエノキシ）ビフエ
ニル0.1モルとPMDA0.1モルをNMP中で約10℃で
反応させて、不揮発分15％、ウラン、トリウムの
含量0.1ppb以下のワニスを得た。 このワニスを用い、実施例１と同様にして素子
表面にコートしたのち樹脂封止した半導体装置の
同条件下の故障率は12／56であつた。このメモリ
ーのソフトエラー率は、実施例１と同様100フイ
ツト以下であつた。また、このポリイミドの25
℃／75％RHでの透湿率は4.5×10-7ｇ・cm／cm2・
ｈであつた。 実施例 ２ ４・４−ジアミノクオーターフエニル0.05モ
ルと４・4′−ジアミノジフエニルエーテル0.05モ
ル、ベンゾフエノンテトラカルボン酸二無水物
（以下BTDAと略称する）0.1モルをNMP中で約10
℃で反応させ、不揮発分約15％のワニスを得た。
このワニスをレジン封止ダイオードに適用した場
合について述べる。 半導体素子側面にpn接合に沿つて上記ワニス
を塗布後100℃で１時間、200℃で２時間、250℃
で３時間加熱乾燥させポリイミド樹脂膜を形成し
た。これをエポキシ樹脂でモールドし半導体装置
を得、これを80℃／90％RH中に1000時間放置後
の故障率は０／80であつた。このポリイミドフイ
ルムの25℃／75％RHにおける透湿率は3.5×10-8
ｇ・cm／cm2・ｈであつた。 比較例 ２ ４・4′−ジアミノジフエニルエーテル0.1モル
とBTDA0.1モルをNMP中で約10℃で反応させ、
不揮発分約15％のワニスを得た。このワニスを用
いた以外は実施例２と同様にしてレジン封止ダイ
オードを得て実施例２と同じ条件で試験したとこ
ろ、故障率は84／240であつた。このポリイミド
フイルムの25℃／75％RHでの透湿率は2.5×10-7
ｇ・cm／cm2・ｈであつた。 実施例 ３ ４・4″−ジアミノ−ｐ−ターフエニル0.1モル
とPMPD0.05モル、BTDA0.05モルをNMP中で約
10℃で反応させ、不揮発分約15％のワニスを得
た。 シリコン基板の表面上に膜厚5500Åの熱酸化膜
（SiO2）を形成したのち、この表面上に膜厚１μ
ｍのアルミニウムを真空蒸着後、従来の工程に従
つて第１配線導体層を形成した。この上に上記ワ
ニスを回転塗布し、100℃で１時間、200℃で１時
間、250℃で２時間加熱して厚さ約２μｍのポリ
イミド樹脂層間絶縁膜を形成した。次いでスルー
ホール形成後、２層目のアルミニウム配線を行な
い、その上にリン濃度12モル％のCVD法PSG
（厚さ5500Å）の保護層を形成した。ボンデイン
グ後、上記ワニスを塗布、焼付して厚さ35μｍの
ポリイミド保護膜を形成した。これをエポキシ樹
脂でトランスフア成形し半導体装置を得た。 この半導体装置を80℃／90％RHの雰囲気中に
放置したところ、1000時間経過後においても異状
はなかつた。 このポリイミドフイルムの25℃／75％RHにお
ける透湿率は、1.6×10-8ｇ・cm／cm2・ｈであつ
た。 比較例 ３ ４・4′−ジアミノジフエニルメタン0.1モルと
PMDA0.05モル、BTDA0.05モルをNMP中で約10
℃で反応させ、不揮発分約15％のワニスを得た。 これを用いた以外は実施例３と同様にして試験
を行つたところ、800時間経過後に異常が認めら
れたので、不良品を解体してみると、素子のアル
ミ配線は１層目及び２層目共いたるところ腐食し
ていた。 このポリイミドフイルムの25℃／75％RHにお
ける透湿率は４×10-7ｇ・cm／cm・ｈであつた。 実施例 ４ ４・4″−ジアミノｐ−ターフエニル0.1モル、
PMDA0.08モル及びBTDA0.02モルをNMP中で約
10℃で反応させて、不揮発分約15％のワニスを得
た。 このワニスを、リン濃度10モル％のCVD法
PSGを保護層として有するLSIに塗布し、100℃
で１時間、200℃で１時間、次いで300℃で１時間
加熱し、厚さ約50μｍの保護膜を形成した。 その後、エポキシ樹脂成形材料でモールドして
半導体装置を得た。 これを80℃／90％RHの雰囲気中に1000時間放
置したところ、故障率は０／150であつた。 このポリイミドフイルムの25℃／75％RHにお
ける透湿率は1.5×10-8ｇ・cm／cm2・ｈであつ
た。 比較例 ４ ４・4′−ジアミノジフエニルメタン0.1モル、
PMDA0.08モル及びBTDA0.02モルをNMP中で約
10℃で反応させて、不揮発分約15％のワニスを得
た。 これを用い実施例４と同様にして半導体装置を
得、実施例４と同条件で耐湿試験を行なつたとこ
ろ、故障率は42／56であつた。このポリイミドフ
イルムの25℃／75％RHでの透湿率は3.6×10-7
ｇ・cm／cm2・ｈであつた。 実施例 ５〜８ 実施例１で得たポリアミド酸ワニスと、比較例
１で得たポリアミド酸ワニスとを、下表に示す割
合で混合し、４種の混合ポリアミド酸ワニスを得
た。このワニスを用いて、実施例１と同様にレジ
ンモールドしたRAMを作成し、耐湿試験を行な
つた。
ミ配線導体や水に対して溶出性を有するPSG保護
層などの上に、上記一般式（）で示される特定
のポリイミド樹脂膜を設けてアルミ配線層やPSG
保護層などの耐湿性を向上させ、良好な特性（経
時故障率の少ない）を有する樹脂封止型半導体装
置を提供することができる。またpn接合を有す
る半導体素子において、pn接合の露呈する半導
体表面を上記ポリイミド樹脂膜で覆うことによ
り、外気の水分による特性劣化が生じない優れた
素子を提供することができる。 本発明による上記コート膜の厚さは、１〜300
μｍに選ばれ、その後、成形材料でモールドされ
る。成形材料樹脂の厚さは、一般に0.5〜５mm程
度に選ばれる。 高集積度を有する半導体メモリー素子にα線が
入射すると誤動作（ソフトエラー）を起す問題が
ある。このα線は、封止材料であるセラミツク、
金属あるいはモールド樹脂などに含まれる微量の
ウラン及びトリウムな主な線源である。したがつ
て、この封止材料からウラン及びトリウムを除去
してやれば上述の問題は解決するわけである。そ
して、封止材料を精製することによつて、ウラン
及びトリウムの含量を極度に少なくすることが試
みられている。 一方、保護コート膜によりα線を遮蔽する方法
は種々試みられており、半導体装置がメモリーの
場合には、本発明のポリイミド膜の厚さを35μｍ
以上に選べば、α線によるソフトエラーを防止す
ることが可能である。この際、保護コート膜の場
合も、封止材料と同様にウラン、トリウムの含有
量が0.1ppb以下になるよう精製すれば、ポリイ
ミド樹脂自身からのα線の発生は実際上問題にな
らない。精製は、モノマや溶媒を蒸留、昇華、再
結晶、抽出などによつて行うことが便利である。
また、耐湿試験時の腐食、リークなどを少なくす
るため、ナトリウムの含有量は1ppm以下になる
よう精製するが、上記の精製と同じ工程で行うこ
とが可能である。 本発明における前記一般式（）で表わされる
ポリイミド樹脂あるいはその前駆体であるポリア
ミド酸樹脂は、芳香族ジアミンと芳香族テトラカ
ルボン酸二無水物とを等モルの割合で反応させる
方法で得られる。例えば溶液重縮合法などによつ
て達成することができる。 溶液重合法においては反応溶媒が用いられる
が、この溶媒としては芳香族ジアミンまたは芳香
族テトラカルボン酸二無水物の両方を溶解しうる
ものでなければならない。本発明において使用す
る反応溶媒を例示すると、Ｎ・Ｎ−ジメチルホル
ムアミド、Ｎ・Ｎ−ジエチルホルムアミド、ジメ
チルスルホキシド、Ｎ・Ｎ−ジメチルアセトアミ
ド、Ｎ・Ｎ−ジエチルアセトアミド、Ｎ−メチル
−２−ピロリドンなどがあげられる。反応溶媒は
溶解操作を容易にするなど必要に応じて２種以上
混合して用いることもできる。 本発明における芳香族テトラカルボン酸二無水
物の具体例を挙げると、例えばピロメリツト酸二
無水物（PMDA）、ベンゾフエノンテトラカルボ
ン酸二無水物（BTDA）、１・４・５・８−ナフ
タレンテトラカルボン酸二無水物、２・３・６・
７−ナフタレンテトラカルボン酸二無水物、１・
２・５・６−ナフタレンテトラカルボン酸二無水
物、３・3′・４・4′−ジフエニルテトラカルボン
酸二無水物、２・２・３・3′−ジフエニルテトラ
カルボン酸二無水物、２・３・3′・4′−ジフエニ
ルテトラカルボン酸二無水物、２・２−ビス
（３・４−ジカルボキシフエニル）プロパン二無
水物、２・２−ビス〔４−（３・４−ジカルボキ
シフエノキシ）フエニル〕プロパン二無水物、
２・２−ビス〔４−（２・３−ジカルボキシフエ
ノキシ）フエニル〕プロパン二無水物、ビス
（３・４−ジカルボキシフエニル）スルホン二無
水物、ビス（３・４−ジカルボキシフエニル）エ
ーテル二無水物、ビス（３・４−ジカルボキシフ
エニル）メタン二無水物及びペリレン−３・４・
９・10−テトラカルボン酸二無水物等があり、ま
たそれらの混合物を使用することもできる。 本発明における芳香族ジアミンとしては、４・
4″−ジアミノ−ｐ−ターフエニル及び４・４−
ジアミノクオーターフエニルが、本発明の効果を
達成する上で有用である。 また、透湿率が１×10-7ｇ・cm／cm2・ｈより大
きくならず、本発明の効果を損なわない範囲内に
おいて、上記以外の一般的に知られている次のよ
うなジアミンを用いて前記各種酸二無水物と共縮
重合させて合成したポリイミド樹脂を適用するこ
ともできる。例えばｐ−フエニレンジアミン、ｍ
−フエニレンジアミ、４・4′−ジアミノジフエニ
ルエーテル、４・4′−ジアミノジフエニルメタ
ン、４・4′−ジアミノジフエニルスルホン、４・
4′−ジアミノジフエニルプロパン、２・２・４・
4′−ジアミノジフエニルスルフイド、１・５−ジ
アミノナフタリン、４・4′−ジアミノジフエニル
エタン、ｍ−トルイレンジアミン、ｐ−トルイレ
ンジアミン、３・4′−ジアミノベンズアニリド、
１・４−ジアミノナフタリン、３・3′−ジクロロ
−４・4′−ジアミノジフエニル、ベンジジン、
４・4′−ジアミノジフエニルアミン、４・4′−ジ
アミノジフエニル−Ｎ−メチルアミン、４・4′−
ジアミノジフエニル−Ｎ−フエニルアミン、３・
3′−ジアミノジフエニルスルホンなどがある。 なお、本発明者らは、透湿率が１×10-7ｇ・
cm／cm2・ｈより小さい他のポリマーを、本発明の
目的及び効果を損なわない範囲内の量で本発明の
ポリイミド樹脂に混合させて本発明の目的を達成
できることを見い出した。それらのポリマーは例
えばフツ素樹脂の４フツ化エチレン重合体、４フ
ツ化エチレン−６フツ化プロピレン共重合体やポ
リビニリデンフロライドなどがある。 さらに、透湿率が１×10-7ｇ・cm／cm3・ｈより
も大きい一般のポリイミド樹脂に、シリカ、アル
ミナ等微粉末のフイラーを添加すると、透湿率が
かなり低下し、この手法でも半導体の故障率が低
下することを発見した。 これらのフイラーは、天然の鉱石を精製するこ
となく粉砕しただけでは、不純物の点で半導体メ
モリー素子には使用できない。 従つて、半導体メモリー素子のコート材として
使用するには、次のような方法で精製することに
より、ソフトエラーの原因であるα線が実用上問
題となるほどには、発生しないフイラーが得られ
る。 すなわち、例えばケイ素又はアルミニウムに結
合した加水分解しうる基を有するケイ素化合物又
はアルミニウム化合物を蒸留精製し、加水分解及
び共加水分解後、加熱酸化することによつて得ら
れる。 なお、上記フイラーを添加したコート材では、
フイラーの粒子径や添加量の増加とともに塗膜性
が損なわれる問題があり、半導体素子に適用する
際には、適正な範囲の組成を選ぶ必要がある。 本発明の上記ポリイミドは、前記反応溶媒中で
合成されたポリアミド酸ワニスの状態で素子の表
面上に塗布され、100〜450℃程度の温度で数時間
加熱されてポリイミド膜となる。その後、エポキ
シ樹脂、フエノール樹脂、ジアリルフタレート樹
脂、不飽和ポリエステル樹脂、シリコーン樹脂等
の成形材料で注型、トランスフア成形、射出成形
などにより0.5〜５mm程度の厚さにモールドされ
る。 上記のようにして得られたポリイミド樹脂膜
は、腐食性物質のアルミ配線導体、PSG保護層及
びpn接合部の半導体表面の保護膜あるいは層間
絶縁膜として効果を発揮する。 以上により、一般のポリイミドで保護コートし
た場合に比べ、耐湿性の優れた半導体装置が得ら
れる。 次に、本発明を実施例により説明するが、本発
明はこれらにより何ら限定されるものではない。 なお、以下で述べる実施例では、ポリイミドを
コートする前に、すべてアミノシラン化合物で前
処理を施し行なつた。 実施例 １ ４・4″−ジアミノｐ−ターフエニル0.1モルと
ピロメリツト酸二無水物（以下PMDAと略称す
る。）0.1モルをＮ−メチル−２−ピロリドン（以
下NMPと略称する。）中で約10℃で反応させて、
不揮発分約15％、ウラン、トリウムの含量
0.1ppb以下のワニスを得た。 このワニスをMOS型16KビツトRAM素子に塗
布し、100℃で１時間、200℃で２時間、250℃で
３時間加熱して厚さ約50μｍのポリイミド膜を素
子表面に形成した。その後、エポキシ樹脂成形材
料でトランスフア成形し半導体装置を得た。 この半導体装置の80℃／90％RH、1000時間後
の故障率は、０／120と優れていた。 また、このメモリーのソフトエラー率は、100
フイツト（１フイツトは１ケの素子、109時間当
り１回のエラーが起ることを示す単位）以下であ
つた。 同様の加熱条件で得たポリイミドフイルムの25
℃／75％RHにおける透湿率は1.8×10-8ｇ・cm／
cm2・ｈであつた。 比較例 １ ４・4′−ビス（ｐ−アミノフエノキシ）ビフエ
ニル0.1モルとPMDA0.1モルをNMP中で約10℃で
反応させて、不揮発分15％、ウラン、トリウムの
含量0.1ppb以下のワニスを得た。 このワニスを用い、実施例１と同様にして素子
表面にコートしたのち樹脂封止した半導体装置の
同条件下の故障率は12／56であつた。このメモリ
ーのソフトエラー率は、実施例１と同様100フイ
ツト以下であつた。また、このポリイミドの25
℃／75％RHでの透湿率は4.5×10-7ｇ・cm／cm2・
ｈであつた。 実施例 ２ ４・４−ジアミノクオーターフエニル0.05モ
ルと４・4′−ジアミノジフエニルエーテル0.05モ
ル、ベンゾフエノンテトラカルボン酸二無水物
（以下BTDAと略称する）0.1モルをNMP中で約10
℃で反応させ、不揮発分約15％のワニスを得た。
このワニスをレジン封止ダイオードに適用した場
合について述べる。 半導体素子側面にpn接合に沿つて上記ワニス
を塗布後100℃で１時間、200℃で２時間、250℃
で３時間加熱乾燥させポリイミド樹脂膜を形成し
た。これをエポキシ樹脂でモールドし半導体装置
を得、これを80℃／90％RH中に1000時間放置後
の故障率は０／80であつた。このポリイミドフイ
ルムの25℃／75％RHにおける透湿率は3.5×10-8
ｇ・cm／cm2・ｈであつた。 比較例 ２ ４・4′−ジアミノジフエニルエーテル0.1モル
とBTDA0.1モルをNMP中で約10℃で反応させ、
不揮発分約15％のワニスを得た。このワニスを用
いた以外は実施例２と同様にしてレジン封止ダイ
オードを得て実施例２と同じ条件で試験したとこ
ろ、故障率は84／240であつた。このポリイミド
フイルムの25℃／75％RHでの透湿率は2.5×10-7
ｇ・cm／cm2・ｈであつた。 実施例 ３ ４・4″−ジアミノ−ｐ−ターフエニル0.1モル
とPMPD0.05モル、BTDA0.05モルをNMP中で約
10℃で反応させ、不揮発分約15％のワニスを得
た。 シリコン基板の表面上に膜厚5500Åの熱酸化膜
（SiO2）を形成したのち、この表面上に膜厚１μ
ｍのアルミニウムを真空蒸着後、従来の工程に従
つて第１配線導体層を形成した。この上に上記ワ
ニスを回転塗布し、100℃で１時間、200℃で１時
間、250℃で２時間加熱して厚さ約２μｍのポリ
イミド樹脂層間絶縁膜を形成した。次いでスルー
ホール形成後、２層目のアルミニウム配線を行な
い、その上にリン濃度12モル％のCVD法PSG
（厚さ5500Å）の保護層を形成した。ボンデイン
グ後、上記ワニスを塗布、焼付して厚さ35μｍの
ポリイミド保護膜を形成した。これをエポキシ樹
脂でトランスフア成形し半導体装置を得た。 この半導体装置を80℃／90％RHの雰囲気中に
放置したところ、1000時間経過後においても異状
はなかつた。 このポリイミドフイルムの25℃／75％RHにお
ける透湿率は、1.6×10-8ｇ・cm／cm2・ｈであつ
た。 比較例 ３ ４・4′−ジアミノジフエニルメタン0.1モルと
PMDA0.05モル、BTDA0.05モルをNMP中で約10
℃で反応させ、不揮発分約15％のワニスを得た。 これを用いた以外は実施例３と同様にして試験
を行つたところ、800時間経過後に異常が認めら
れたので、不良品を解体してみると、素子のアル
ミ配線は１層目及び２層目共いたるところ腐食し
ていた。 このポリイミドフイルムの25℃／75％RHにお
ける透湿率は４×10-7ｇ・cm／cm・ｈであつた。 実施例 ４ ４・4″−ジアミノｐ−ターフエニル0.1モル、
PMDA0.08モル及びBTDA0.02モルをNMP中で約
10℃で反応させて、不揮発分約15％のワニスを得
た。 このワニスを、リン濃度10モル％のCVD法
PSGを保護層として有するLSIに塗布し、100℃
で１時間、200℃で１時間、次いで300℃で１時間
加熱し、厚さ約50μｍの保護膜を形成した。 その後、エポキシ樹脂成形材料でモールドして
半導体装置を得た。 これを80℃／90％RHの雰囲気中に1000時間放
置したところ、故障率は０／150であつた。 このポリイミドフイルムの25℃／75％RHにお
ける透湿率は1.5×10-8ｇ・cm／cm2・ｈであつ
た。 比較例 ４ ４・4′−ジアミノジフエニルメタン0.1モル、
PMDA0.08モル及びBTDA0.02モルをNMP中で約
10℃で反応させて、不揮発分約15％のワニスを得
た。 これを用い実施例４と同様にして半導体装置を
得、実施例４と同条件で耐湿試験を行なつたとこ
ろ、故障率は42／56であつた。このポリイミドフ
イルムの25℃／75％RHでの透湿率は3.6×10-7
ｇ・cm／cm2・ｈであつた。 実施例 ５〜８ 実施例１で得たポリアミド酸ワニスと、比較例
１で得たポリアミド酸ワニスとを、下表に示す割
合で混合し、４種の混合ポリアミド酸ワニスを得
た。このワニスを用いて、実施例１と同様にレジ
ンモールドしたRAMを作成し、耐湿試験を行な
つた。
【表】
実施例 ９
４・4″−ジアミノ−ｐ−ターフエニル0.1モル
とBTDA0.1モルをNMP中で約10℃で反応させて
不揮発分約15％のワニスを得た。このポリアミド
酸ワニスにフツ素樹脂として４フツ化エチレン樹
脂を平均粒径0.1〜50μｍの微粉末としたものを
10重量％添加したワニスを作製した。このワニス
をリン濃度10モル％のCVD法PSGを保護層とし
て有するLSIに塗布し、100℃で１時間、200℃で
２時間、400℃で２時間加熱し、厚さ約50μｍの
保護膜を形成した。その後、エポキシ樹脂成形材
料でモールドして半導体装置を得た。 これを80℃／90％RHの雰囲気中に放置したと
ころ、1000時間経過後でも異常はなかつた。 さらに、この半導体装置を、120℃、２気圧の
飽和水蒸気中に放置するプレツシヤークツカーテ
ストを行なつたところ、120時間経過後でも異常
は認められなかつた。 このフツ素樹脂を含むコート材のフイルムの25
℃／75％RHにおける透湿率は1.3×10-8ｇ・cm／
cm2・ｈであつた。 実施例 10 ４・4′−ジアミノジフエニルエーテル0.1モル
とピロメリツト酸二無水物0.1モルをNMP中で約
10℃で反応させて得た不揮発分15％のワニスに、
精製された高純度のシリカ粉末をフイラーを添加
して、透湿率を測定した。その結果、第５図に示
したように、フイラーの添加量が増加するに従い
透湿率は低下し、フイラー添加量が35容量％以上
になると本発明の透湿率が１×10-7ｇ・cm／cm2・
ｈ以下となることがわかつた。また、フイラーの
添加量が70容量％以上では、塗膜性が著しく劣
り、半導体素子に塗布した場合、均一に塗布でき
なかつた。 そして、フイラーを50容量％添加した上記ワニ
スLSI素子に塗布し、100℃で１時間、200℃で５
時間加熱して厚さ70μｍの保護膜を形成した。 その後、エポキシ樹脂でトランスフア成形して
半導体装置を得た。 これを80℃／90％RH中に1000時間放置したと
ころ、故障率は０／180であつた。 実施例 11 実施例１で得たワニスを、LSIの多層配線用の
層間絶縁膜に用いた場合について述べる。 SiO2の熱酸化膜を有したシリコン基板表面上
に、膜厚２μｍのアルミニウムを真空蒸着後、従
来の工程に従つて第１層の配線導体層を形成し
た。この上に、実施例１で得たポリアミド酸ワニ
スを回転塗布し、加熱硬化してポリイミド膜（厚
さ４μｍ）を形成した。次いでスルホールを形成
後、第２層のアルミニウム配線導体層を形成す
る。さらに、この上に上記ワニスを塗布し加熱硬
化してポリイミド膜（厚さ４μｍ）を形成後、フ
オトレジストを用いてポリイミド膜を選択的にエ
ツチングし、スルホールを形成した。その後、第
３層のアルミニウム配線導体層を形成した。ボン
デイング後この上に配線保護膜として上記ワニス
を塗布、加熱硬化して厚さ45μｍのポリイミド膜
を形成した。 これをエポキシ樹脂で封止した後、80℃／90％
RHの雰囲気中に放置する試験を行つたところ、
1000時間経過後における故障率は０／40であつ
た。 以上説明したように、本発明によれば、アルミ
ニウム配線導体及びpn接合の露呈する半導体表
面あるいはCVD法PSG保護層上に、特定のポリ
イミド膜からなる有機高分子膜を設けることによ
り耐湿性の優れた半導体装置を提供することがで
きる。
とBTDA0.1モルをNMP中で約10℃で反応させて
不揮発分約15％のワニスを得た。このポリアミド
酸ワニスにフツ素樹脂として４フツ化エチレン樹
脂を平均粒径0.1〜50μｍの微粉末としたものを
10重量％添加したワニスを作製した。このワニス
をリン濃度10モル％のCVD法PSGを保護層とし
て有するLSIに塗布し、100℃で１時間、200℃で
２時間、400℃で２時間加熱し、厚さ約50μｍの
保護膜を形成した。その後、エポキシ樹脂成形材
料でモールドして半導体装置を得た。 これを80℃／90％RHの雰囲気中に放置したと
ころ、1000時間経過後でも異常はなかつた。 さらに、この半導体装置を、120℃、２気圧の
飽和水蒸気中に放置するプレツシヤークツカーテ
ストを行なつたところ、120時間経過後でも異常
は認められなかつた。 このフツ素樹脂を含むコート材のフイルムの25
℃／75％RHにおける透湿率は1.3×10-8ｇ・cm／
cm2・ｈであつた。 実施例 10 ４・4′−ジアミノジフエニルエーテル0.1モル
とピロメリツト酸二無水物0.1モルをNMP中で約
10℃で反応させて得た不揮発分15％のワニスに、
精製された高純度のシリカ粉末をフイラーを添加
して、透湿率を測定した。その結果、第５図に示
したように、フイラーの添加量が増加するに従い
透湿率は低下し、フイラー添加量が35容量％以上
になると本発明の透湿率が１×10-7ｇ・cm／cm2・
ｈ以下となることがわかつた。また、フイラーの
添加量が70容量％以上では、塗膜性が著しく劣
り、半導体素子に塗布した場合、均一に塗布でき
なかつた。 そして、フイラーを50容量％添加した上記ワニ
スLSI素子に塗布し、100℃で１時間、200℃で５
時間加熱して厚さ70μｍの保護膜を形成した。 その後、エポキシ樹脂でトランスフア成形して
半導体装置を得た。 これを80℃／90％RH中に1000時間放置したと
ころ、故障率は０／180であつた。 実施例 11 実施例１で得たワニスを、LSIの多層配線用の
層間絶縁膜に用いた場合について述べる。 SiO2の熱酸化膜を有したシリコン基板表面上
に、膜厚２μｍのアルミニウムを真空蒸着後、従
来の工程に従つて第１層の配線導体層を形成し
た。この上に、実施例１で得たポリアミド酸ワニ
スを回転塗布し、加熱硬化してポリイミド膜（厚
さ４μｍ）を形成した。次いでスルホールを形成
後、第２層のアルミニウム配線導体層を形成す
る。さらに、この上に上記ワニスを塗布し加熱硬
化してポリイミド膜（厚さ４μｍ）を形成後、フ
オトレジストを用いてポリイミド膜を選択的にエ
ツチングし、スルホールを形成した。その後、第
３層のアルミニウム配線導体層を形成した。ボン
デイング後この上に配線保護膜として上記ワニス
を塗布、加熱硬化して厚さ45μｍのポリイミド膜
を形成した。 これをエポキシ樹脂で封止した後、80℃／90％
RHの雰囲気中に放置する試験を行つたところ、
1000時間経過後における故障率は０／40であつ
た。 以上説明したように、本発明によれば、アルミ
ニウム配線導体及びpn接合の露呈する半導体表
面あるいはCVD法PSG保護層上に、特定のポリ
イミド膜からなる有機高分子膜を設けることによ
り耐湿性の優れた半導体装置を提供することがで
きる。
第１図は、本発明による樹脂封止型半導体装置
の構造を示す断面図；第２図は、本発明を適用し
た他の樹脂封止型半導体装置の構造を示す断面
図；第３図は、本発明を適用した多層配線を有す
る樹脂封止型半導体装置の構造を示す断面図、及
び第４図は、本発明による樹脂封止型メモリーの
構造を示す断面斜視図、第５図は、本発明の一実
施例をよりよく理解するための説明図である。 １，１１，４１，７１……半導体チツプ、８，
１０，７５……封止樹脂、６，９，４５，７６…
…ポリイミド膜。
の構造を示す断面図；第２図は、本発明を適用し
た他の樹脂封止型半導体装置の構造を示す断面
図；第３図は、本発明を適用した多層配線を有す
る樹脂封止型半導体装置の構造を示す断面図、及
び第４図は、本発明による樹脂封止型メモリーの
構造を示す断面斜視図、第５図は、本発明の一実
施例をよりよく理解するための説明図である。 １，１１，４１，７１……半導体チツプ、８，
１０，７５……封止樹脂、６，９，４５，７６…
…ポリイミド膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体素子の周囲を封止樹脂で封止した半導
体装置において、前記半導体素子の表面に透湿率
が１×10-7ｇ・cm／cm2・ｈ以下であり、一般式が 【式】 （式（）中、Ｒは脂肪族、または芳香族基、−
R′−は【式】およびま たは ｎは整数を表わす）で示される有機高分子膜を、
直接または他の絶縁材料を介して設けたことを特
徴とする樹脂封止型半導体装置。 ２ 【式】が【式】およびまたは 【式】であることを特徴とする特 許請求の範囲第２項記載の樹脂封止型半導体装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56075291A JPS57188853A (en) | 1981-05-18 | 1981-05-18 | Plastic molded type semiconductor device |
| DE3126361A DE3126361C2 (de) | 1981-05-18 | 1981-07-03 | Schutzschicht für Halbleiterelemente |
| GB8120607A GB2098800B (en) | 1981-05-18 | 1981-07-03 | Resin encapsulated semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56075291A JPS57188853A (en) | 1981-05-18 | 1981-05-18 | Plastic molded type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57188853A JPS57188853A (en) | 1982-11-19 |
| JPS628035B2 true JPS628035B2 (ja) | 1987-02-20 |
Family
ID=13571981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56075291A Granted JPS57188853A (en) | 1981-05-18 | 1981-05-18 | Plastic molded type semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS57188853A (ja) |
| DE (1) | DE3126361C2 (ja) |
| GB (1) | GB2098800B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012744A (ja) * | 1983-07-01 | 1985-01-23 | Hitachi Ltd | 半導体装置 |
| JPS60208358A (ja) * | 1984-04-02 | 1985-10-19 | Hitachi Ltd | 複合体 |
| JPS60221426A (ja) * | 1984-04-17 | 1985-11-06 | Hitachi Chem Co Ltd | ポリイミド複合体の製造法 |
| JPS60238817A (ja) * | 1984-05-12 | 1985-11-27 | Citizen Watch Co Ltd | 液晶表示装置 |
| JPS60243120A (ja) * | 1984-05-18 | 1985-12-03 | Hitachi Ltd | フレキシブルプリント基板の製造方法 |
| JPS60245150A (ja) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | 半導体装置 |
| JPH01110559A (ja) * | 1987-10-23 | 1989-04-27 | Hitachi Chem Co Ltd | 半導体素子保護膜用組成物 |
| JPH0682649B2 (ja) * | 1988-01-08 | 1994-10-19 | 日産化学工業株式会社 | 電気・電子デバイス用絶縁膜 |
| US5272247A (en) * | 1990-10-19 | 1993-12-21 | Hitachi, Ltd. | Polyimide precursor, cured product thereof, and processes for producing them |
| US5276414A (en) * | 1991-12-10 | 1994-01-04 | Mitsubishi Denki Kabushiki Kaisha | Moistureproof structure for module circuits |
| JPH05198786A (ja) * | 1992-01-22 | 1993-08-06 | Sharp Corp | クリアモールドｃｃｄ固体撮像素子 |
| US5536584A (en) * | 1992-01-31 | 1996-07-16 | Hitachi, Ltd. | Polyimide precursor, polyimide and metalization structure using said polyimide |
| DE19741437A1 (de) * | 1997-09-19 | 1999-04-01 | Siemens Ag | Elektronisches Bauteil mit verbesserter Gehäusepreßmasse |
| KR100767233B1 (ko) | 2000-04-18 | 2007-10-17 | 이 잉크 코포레이션 | 박막 트랜지스터의 제조 공정 및 기판 |
| US7893435B2 (en) | 2000-04-18 | 2011-02-22 | E Ink Corporation | Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough |
| JP5732884B2 (ja) * | 2011-02-09 | 2015-06-10 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| CN105254886A (zh) * | 2015-11-02 | 2016-01-20 | 株洲时代新材料科技股份有限公司 | 聚酰胺酸树脂组合物、热塑性聚酰亚胺薄膜及其制备方法 |
| JP6790756B2 (ja) * | 2016-11-18 | 2020-11-25 | 宇部興産株式会社 | ポリイミド、ポリイミド前駆体、及びポリイミドフィルム |
| CN116478400B (zh) * | 2023-02-06 | 2024-10-18 | 中山大学 | 含四联苯衍生结构的聚酰亚胺、二胺单体及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226989B2 (ja) * | 1973-05-18 | 1977-07-18 | ||
| JPS5176078A (en) * | 1974-12-23 | 1976-07-01 | Hitachi Ltd | Handaboshokumakuo hodokoshita handotaisochi |
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55156343A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Manufacture of semiconductor device |
-
1981
- 1981-05-18 JP JP56075291A patent/JPS57188853A/ja active Granted
- 1981-07-03 GB GB8120607A patent/GB2098800B/en not_active Expired
- 1981-07-03 DE DE3126361A patent/DE3126361C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3126361A1 (de) | 1982-11-25 |
| JPS57188853A (en) | 1982-11-19 |
| GB2098800A (en) | 1982-11-24 |
| DE3126361C2 (de) | 1986-12-04 |
| GB2098800B (en) | 1986-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0315340B2 (ja) | ||
| JPS628035B2 (ja) | ||
| US6441416B1 (en) | Resin-encapsulated semiconductor apparatus and process for its fabrication | |
| JPH0131699B2 (ja) | ||
| EP0124624A1 (en) | Semiconductor device | |
| JPS5976451A (ja) | 半導体装置 | |
| EP0114106B1 (en) | Method for manufacturing a semiconductor memory device having a high radiation resistance | |
| JP5761026B2 (ja) | 半導体装置 | |
| JP2000239355A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPS584954A (ja) | 樹脂封止型半導体メモリー装置 | |
| JPS59229839A (ja) | 半導体装置 | |
| JPS61185932A (ja) | 半導体装置 | |
| KR0163305B1 (ko) | 와이어 본딩 공정이 완료된 칩의 전기적 연결 부분을 보호하기 위한 보호 층 형성방법 | |
| JPS58116755A (ja) | 半導体装置 | |
| JPS6148266B2 (ja) | ||
| JP2793688B2 (ja) | 半導体装置 | |
| JP2999500B2 (ja) | 半導体装置 | |
| JP2712549B2 (ja) | Ｍｏｓ半導体装置用パッシベーション膜 | |
| JPH02198159A (ja) | 半導体装置 | |
| JPH07268099A (ja) | 半導体装置 | |
| JPH10176160A (ja) | 接着剤および半導体装置 | |
| JPH01185925A (ja) | 半導体装置 | |
| JPS6183229A (ja) | ポリイミド膜形成用樹脂液の製法 | |
| JPS61180452A (ja) | 半導体装置 | |
| JPH038335A (ja) | 半導体基板の絶緑膜用組成物および半導体装置 |