JPS628075B2 - - Google Patents
Info
- Publication number
- JPS628075B2 JPS628075B2 JP53097081A JP9708178A JPS628075B2 JP S628075 B2 JPS628075 B2 JP S628075B2 JP 53097081 A JP53097081 A JP 53097081A JP 9708178 A JP9708178 A JP 9708178A JP S628075 B2 JPS628075 B2 JP S628075B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Thyristor Switches And Gates (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は４端子サイリスタを用いた半導体通話
路スイツチの駆動回路に関するものである。
路スイツチの駆動回路に関するものである。
一般に、自動電話交換機における通話路スイツ
チを４端子サイリスタで構成した場合、このサイ
リスタを導通状態に維持するには定電流源によつ
て４端子サイリスタのアノードゲートおよびカソ
ードゲートの少なくとも一方に電流を流し続ける
必要がある。
チを４端子サイリスタで構成した場合、このサイ
リスタを導通状態に維持するには定電流源によつ
て４端子サイリスタのアノードゲートおよびカソ
ードゲートの少なくとも一方に電流を流し続ける
必要がある。
そのため、従来は第１図に示すような構成の半
導体スイツチ駆動回路が用いられている。より詳
細に述べると、第１図の駆動回路は、半導体通話
路スイツチ（４端子サイリスタ）SWに電流吸収
端子１を介して定電流を吸収するように接続され
たトランジスタＱ１とこのトランジスタＱ１のベ
ースエミツタ間に直列に接続された抵抗Ｒ１およ
び基準電圧発生用ダイオードＤ１とを含む定電流
吸収部と、半導体通話路スイツチSWに電流供給
端子２を介して定電流を供給するように接続され
たトランジスタＱ２とこのトランジスタＱ２のベ
ースエミツタ間に直列に接続された抵抗Ｒ２およ
び基準電圧発生用ダイオードＤ２とを含む定電流
供給部とから構成される。この駆動回路は、制御
端子３および４を介して接続される制御回路５の
トランジスタＱ３の導通・非導通状態によつて制
御される。なお、半導体通話路スイツチSWの端
子ＡおよびＢはそれぞれ通話線に接続される。こ
の駆動回路に用いられる基準電圧発生用ダイオー
ドＤ１およびＤ２は理想的な特性を有する訳では
ないのでその端子電圧は電流値により変化する。
したがつて、電源Ｅの電圧が変動すると、基準電
圧発生用ダイオードＤ１およびＤ２の端子電圧が
変動し、その結果半導体通話路スイツチSWに対
する吸収電流値、出力電流値ともに変動する。こ
れを防止するためには制御回路５に定電流回路を
用い、基準電圧発生用ダイオードＤ１およびＤ２
に流れる電流を電源電圧の変動に拘らず一定とす
ればよいが、制御回路５の複雑化は免れない。
導体スイツチ駆動回路が用いられている。より詳
細に述べると、第１図の駆動回路は、半導体通話
路スイツチ（４端子サイリスタ）SWに電流吸収
端子１を介して定電流を吸収するように接続され
たトランジスタＱ１とこのトランジスタＱ１のベ
ースエミツタ間に直列に接続された抵抗Ｒ１およ
び基準電圧発生用ダイオードＤ１とを含む定電流
吸収部と、半導体通話路スイツチSWに電流供給
端子２を介して定電流を供給するように接続され
たトランジスタＱ２とこのトランジスタＱ２のベ
ースエミツタ間に直列に接続された抵抗Ｒ２およ
び基準電圧発生用ダイオードＤ２とを含む定電流
供給部とから構成される。この駆動回路は、制御
端子３および４を介して接続される制御回路５の
トランジスタＱ３の導通・非導通状態によつて制
御される。なお、半導体通話路スイツチSWの端
子ＡおよびＢはそれぞれ通話線に接続される。こ
の駆動回路に用いられる基準電圧発生用ダイオー
ドＤ１およびＤ２は理想的な特性を有する訳では
ないのでその端子電圧は電流値により変化する。
したがつて、電源Ｅの電圧が変動すると、基準電
圧発生用ダイオードＤ１およびＤ２の端子電圧が
変動し、その結果半導体通話路スイツチSWに対
する吸収電流値、出力電流値ともに変動する。こ
れを防止するためには制御回路５に定電流回路を
用い、基準電圧発生用ダイオードＤ１およびＤ２
に流れる電流を電源電圧の変動に拘らず一定とす
ればよいが、制御回路５の複雑化は免れない。
一方、電源電圧の変動に影響されることなく負
荷に定電流を供給する回路として第２図ａに示す
ような２端子形のものが用いられている。この駆
動回路は基準電圧発生用ダイオードＤ１１への電
流をトランジスタＱ１２によつて定電流化し、且
つ基準電圧発生用ダイオードＤ１２への電流をト
ランジスタＱ１１によつて定電流化することによ
り負荷６への電流を電源電圧の変動に関係なく一
定にしている。しかし、この駆動回路は２端子形
であるので、４端子サイリスタを用いた半導体通
話路スイツチSWの少なくとも一方のゲートに定
電流を印加してこのスイツチSWを駆動するため
には第２図ｂに示すように、同じ回路が２個必要
となり経済的でない。
荷に定電流を供給する回路として第２図ａに示す
ような２端子形のものが用いられている。この駆
動回路は基準電圧発生用ダイオードＤ１１への電
流をトランジスタＱ１２によつて定電流化し、且
つ基準電圧発生用ダイオードＤ１２への電流をト
ランジスタＱ１１によつて定電流化することによ
り負荷６への電流を電源電圧の変動に関係なく一
定にしている。しかし、この駆動回路は２端子形
であるので、４端子サイリスタを用いた半導体通
話路スイツチSWの少なくとも一方のゲートに定
電流を印加してこのスイツチSWを駆動するため
には第２図ｂに示すように、同じ回路が２個必要
となり経済的でない。
したがつて、本発明は、電源電圧の変動に影響
されることなく半導体通話路スイツチを定電流駆
動することができ、且つ半導体集積回路化を容易
にする半導体スイツチ駆動回路を提供することを
目的とする。
されることなく半導体通話路スイツチを定電流駆
動することができ、且つ半導体集積回路化を容易
にする半導体スイツチ駆動回路を提供することを
目的とする。
本発明の半導体スイツチ駆動回路は、第１およ
び第２のコレクタとベースとエミツタとを有する
PNPマルチコレクタトランジスタと、該マルチコ
レクタトランジスタの前記ベース、エミツタ間に
接続した第１の抵抗および第１のダイオードの直
列回路とを有する電流供給形定電流回路と；前記
マルチコレクタトランジスタの前記第２のコレク
タ、ベース間に接続した抵抗と；ベースおよびエ
ミツタを互いに共通接続した第１および第２の
NPNトランジスタと、前記共通接続したベー
ス、エミツタ間に接続した第２の抵抗および第２
のダイオードの直列回路とを有する電流吸収形定
電流回路と；を備え、前記マルチコレクタトラン
ジスタの前記第２のコレクタと前記第１および第
２のNPNトランジスタの前記ベースとを接続
し；前記マルチコレクタトランジスタの前記ベー
スと前記第１のNPNトランジスタのコレクタと
を接続し；前記第１の抵抗と前記第１のダイオー
ドとの接続点と、前記第２の抵抗と前記第２のダ
イオードとの接続点とに電圧を印加し；前記マル
チコレクタトランジスタの前記第１のコレクタを
半導体スイツチへの電流供給端子とし、前記第２
のNPNトランジスタのコレクタを前記半導体ス
イツチからの電流吸収端子として、前記半導体ス
イツチを定電流駆動することを特徴とする。
び第２のコレクタとベースとエミツタとを有する
PNPマルチコレクタトランジスタと、該マルチコ
レクタトランジスタの前記ベース、エミツタ間に
接続した第１の抵抗および第１のダイオードの直
列回路とを有する電流供給形定電流回路と；前記
マルチコレクタトランジスタの前記第２のコレク
タ、ベース間に接続した抵抗と；ベースおよびエ
ミツタを互いに共通接続した第１および第２の
NPNトランジスタと、前記共通接続したベー
ス、エミツタ間に接続した第２の抵抗および第２
のダイオードの直列回路とを有する電流吸収形定
電流回路と；を備え、前記マルチコレクタトラン
ジスタの前記第２のコレクタと前記第１および第
２のNPNトランジスタの前記ベースとを接続
し；前記マルチコレクタトランジスタの前記ベー
スと前記第１のNPNトランジスタのコレクタと
を接続し；前記第１の抵抗と前記第１のダイオー
ドとの接続点と、前記第２の抵抗と前記第２のダ
イオードとの接続点とに電圧を印加し；前記マル
チコレクタトランジスタの前記第１のコレクタを
半導体スイツチへの電流供給端子とし、前記第２
のNPNトランジスタのコレクタを前記半導体ス
イツチからの電流吸収端子として、前記半導体ス
イツチを定電流駆動することを特徴とする。
以下、図面を参照して本発明の実施例について
説明する。
説明する。
第３図は本発明による半導体スイツチ駆動回路
の一実施例を示す回路図である。
の一実施例を示す回路図である。
図に示すように、電流供給端子２１および電流
吸収端子２２を介して半導体通話路スイツチSW
に接続されたこの発明の駆動回路は、電流供給端
子２１に第１のコレクタを接続したマルチコレク
タトランジスタＱ２１と、このトランジスタＱ２
１のエミツタに直列に接続した電流値設定用抵抗
Ｒ２１と、前記トランジスタＱ２１のベースと前
記抵抗Ｒ２１を経て前記トランジスタＱ２１のエ
ミツタとに接続した基準電圧発生用ダイオードＤ
２１とを含み、前記抵抗Ｒ２１と前記ダイオード
Ｄ２１との接続点を制御端子２３を介して制御回
路２５に接続した電流供給形定電流回路と、コレ
クタを電流吸収端子２２に且つベースを前記トラ
ンジスタＱ２１の第２のコレクタに接続したペア
トランジスタＱ２２ａと、このトランジスタＱ２
２ａのベースおよびエミツタと共通接続したベー
スおよびエミツタを有し前記トランジスタＱ２１
のベースにコレクタを接続したペアトランジスタ
Ｑ２２ｂと、前記トランジスタＱ２２ａおよびＱ
２２ｂの共通エミツタに直列に接続した電流値設
定用抵抗Ｒ２２と、前記トランジスタＱ２２ａお
よびＱ２２ｂの共通ベースと前記抵抗Ｒ２２を経
て前記トランジスタＱ２２ａおよびＱ２２ｂの共
通エミツタとに接続した基準電圧発生用ダイオー
ドＤ２２とを含み、前記抵抗Ｒ２２と前記ダイオ
ードＤ２２との接続点を制御端子２４を介して制
御回路２５に接続した電流吸収形定電流回路と、
前記トランジスタＱ２１のベースと第２のコレク
タ間に接続した起動抵抗Ｒ２３とから構成され
る。
吸収端子２２を介して半導体通話路スイツチSW
に接続されたこの発明の駆動回路は、電流供給端
子２１に第１のコレクタを接続したマルチコレク
タトランジスタＱ２１と、このトランジスタＱ２
１のエミツタに直列に接続した電流値設定用抵抗
Ｒ２１と、前記トランジスタＱ２１のベースと前
記抵抗Ｒ２１を経て前記トランジスタＱ２１のエ
ミツタとに接続した基準電圧発生用ダイオードＤ
２１とを含み、前記抵抗Ｒ２１と前記ダイオード
Ｄ２１との接続点を制御端子２３を介して制御回
路２５に接続した電流供給形定電流回路と、コレ
クタを電流吸収端子２２に且つベースを前記トラ
ンジスタＱ２１の第２のコレクタに接続したペア
トランジスタＱ２２ａと、このトランジスタＱ２
２ａのベースおよびエミツタと共通接続したベー
スおよびエミツタを有し前記トランジスタＱ２１
のベースにコレクタを接続したペアトランジスタ
Ｑ２２ｂと、前記トランジスタＱ２２ａおよびＱ
２２ｂの共通エミツタに直列に接続した電流値設
定用抵抗Ｒ２２と、前記トランジスタＱ２２ａお
よびＱ２２ｂの共通ベースと前記抵抗Ｒ２２を経
て前記トランジスタＱ２２ａおよびＱ２２ｂの共
通エミツタとに接続した基準電圧発生用ダイオー
ドＤ２２とを含み、前記抵抗Ｒ２２と前記ダイオ
ードＤ２２との接続点を制御端子２４を介して制
御回路２５に接続した電流吸収形定電流回路と、
前記トランジスタＱ２１のベースと第２のコレク
タ間に接続した起動抵抗Ｒ２３とから構成され
る。
以上のように構成されるこの駆動回路において
マルチコレクタトランジスタＱ２１の一対のコレ
クタよりそれぞれ流出する電流は互いに等しく、
マルチコレクタトランジスタＱ２１のベースエミ
ツタ電圧によつて規定される値になる。また、ペ
アトランジスタＱ２２ａのコレクタに流入する電
流値は、ペアトランジスタＱ２２ｂのコレクタに
流入する電流値に等しく、これらの電流値はペア
トランジスタＱ２２ａおよびＱ２２ｂのベースエ
ミツタ間電圧により規定される。そして、マルチ
コレクタトランジスタＱ２１、ペアトランジスタ
Ｑ２２ａおよびＱ２２ｂのそれぞれのベースエミ
ツタ間電圧は基準電圧発生用ダイオードＤ２１も
しくはＤ２２の両端の電圧から電流値設定用抵抗
Ｒ２１もしくはＲ２２の両端の電圧を減じた値に
なる。ここで基準電圧発生用ダイオードＤ２１に
流れる電流はペアトランジスタＱ２２ｂによつて
定電流化され、基準電圧発生用ダイオードＤ２２
にはマルチコレクタトランジスタＱ２１によつて
定電流化された電流が流れることになる。このた
め、これら基準電圧発生用ダイオードＤ２１およ
びＤ２２のそれぞれの両端に生じる電圧は電源電
圧の変動に関係なく一定となる。したがつて、半
導体通話路スイツチSWに電流供給端子２１から
供給される電流値と電流吸収端子２２から吸収す
る電流値とは、共に一定の大きさに保つことがで
きる。
マルチコレクタトランジスタＱ２１の一対のコレ
クタよりそれぞれ流出する電流は互いに等しく、
マルチコレクタトランジスタＱ２１のベースエミ
ツタ電圧によつて規定される値になる。また、ペ
アトランジスタＱ２２ａのコレクタに流入する電
流値は、ペアトランジスタＱ２２ｂのコレクタに
流入する電流値に等しく、これらの電流値はペア
トランジスタＱ２２ａおよびＱ２２ｂのベースエ
ミツタ間電圧により規定される。そして、マルチ
コレクタトランジスタＱ２１、ペアトランジスタ
Ｑ２２ａおよびＱ２２ｂのそれぞれのベースエミ
ツタ間電圧は基準電圧発生用ダイオードＤ２１も
しくはＤ２２の両端の電圧から電流値設定用抵抗
Ｒ２１もしくはＲ２２の両端の電圧を減じた値に
なる。ここで基準電圧発生用ダイオードＤ２１に
流れる電流はペアトランジスタＱ２２ｂによつて
定電流化され、基準電圧発生用ダイオードＤ２２
にはマルチコレクタトランジスタＱ２１によつて
定電流化された電流が流れることになる。このた
め、これら基準電圧発生用ダイオードＤ２１およ
びＤ２２のそれぞれの両端に生じる電圧は電源電
圧の変動に関係なく一定となる。したがつて、半
導体通話路スイツチSWに電流供給端子２１から
供給される電流値と電流吸収端子２２から吸収す
る電流値とは、共に一定の大きさに保つことがで
きる。
なお、２５は前述した駆動回路の動作を制御す
る制御回路である。つまり、この制御回路２５に
おけるトランジスタＱ２３を導通・非導通状態に
制御することにより、前記駆動回路の動作制御を
行なうものである。また、半導体通話路スイツチ
SWの端子ＡおよびＢはそれぞれ通話線に接続さ
れる。
る制御回路である。つまり、この制御回路２５に
おけるトランジスタＱ２３を導通・非導通状態に
制御することにより、前記駆動回路の動作制御を
行なうものである。また、半導体通話路スイツチ
SWの端子ＡおよびＢはそれぞれ通話線に接続さ
れる。
以上説明した如く本発明によれば、電源電圧の
変動に影響されることなく半導体通話路スイツチ
を定電流駆動することができ、且つ半導体集積回
路化を容易にする半導体スイツチ駆動回路が得ら
れる。
変動に影響されることなく半導体通話路スイツチ
を定電流駆動することができ、且つ半導体集積回
路化を容易にする半導体スイツチ駆動回路が得ら
れる。
第１図は従来の半導体スイツチ駆動回路の一例
を示す回路図、第２図ａおよびｂは負荷を定電流
駆動する回路の他の例を示す回路図、第３図は本
発明による半導体スイツチ駆動回路の一実施例を
示す回路図である。 ２１……電流供給端子、２２……電流吸収端
子、２３，２４……制御端子、Ｑ２１……マルチ
コレクタトランジスタ、Ｑ２２ａ，Ｑ２２ｂ……
ペアトランジスタ、Ｄ２１，Ｄ２２……基準電圧
発生用ダイオード、Ｒ２１，Ｒ２２……電流値設
定用抵抗、Ｒ２３……起動抵抗。
を示す回路図、第２図ａおよびｂは負荷を定電流
駆動する回路の他の例を示す回路図、第３図は本
発明による半導体スイツチ駆動回路の一実施例を
示す回路図である。 ２１……電流供給端子、２２……電流吸収端
子、２３，２４……制御端子、Ｑ２１……マルチ
コレクタトランジスタ、Ｑ２２ａ，Ｑ２２ｂ……
ペアトランジスタ、Ｄ２１，Ｄ２２……基準電圧
発生用ダイオード、Ｒ２１，Ｒ２２……電流値設
定用抵抗、Ｒ２３……起動抵抗。
Claims (1)
- 【特許請求の範囲】 １ 第１および第２のコレクタとベースとエミツ
タとを有するPNPマルチコレクタトランジスタ
と、該マルチコレクタトランジスタの前記ベー
ス、エミツタ間に接続した第１の抵抗および第１
のダイオードの直列回路とを有する電流供給形定
電流回路と； 前記マルチコレクタトランジスタの前記第２の
コレクタ、ベース間に接続した抵抗と； ベースおよびエミツタを互いに共通接続した第
１および第２のNPNトランジスタと、前記共通
接続したベース、エミツタ間に接続した第２の抵
抗および第２のダイオードの直列回路とを有する
電流吸収形定電流回路と； を備え、 前記マルチコレクタトランジスタの前記第２の
コレクタと前記第１および第２のNPNトランジ
スタの前記ベースとを接続し； 前記マルチコレクタトランジスタの前記ベース
と前記第１のNPNトランジスタのコレクタとを
接続し； 前記第１の抵抗と前記第１のダイオードとの接
続点と、前記第２の抵抗と前記第２のダイオード
との接続点とに電圧を印加し； 前記マルチコレクタトランジスタの前記第１の
コレクタを半導体スイツチへの電流供給端子と
し、前記第２のNPNトランジスタのコレクタを
前記半導体スイツチからの電流吸収端子として、
前記半導体スイツチを定電流駆動することを特徴
とする半導体スイツチ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9708178A JPS5523684A (en) | 1978-08-08 | 1978-08-08 | Semiconductor switch drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9708178A JPS5523684A (en) | 1978-08-08 | 1978-08-08 | Semiconductor switch drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5523684A JPS5523684A (en) | 1980-02-20 |
| JPS628075B2 true JPS628075B2 (ja) | 1987-02-20 |
Family
ID=14182685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9708178A Granted JPS5523684A (en) | 1978-08-08 | 1978-08-08 | Semiconductor switch drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5523684A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986290A (en) * | 1997-12-19 | 1999-11-16 | Advanced Micro Devices, Inc. | Silicon controlled rectifier with reduced substrate current |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210012A (en) * | 1975-07-14 | 1977-01-26 | Hitachi Ltd | Pnpn switch driving circuit |
-
1978
- 1978-08-08 JP JP9708178A patent/JPS5523684A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5523684A (en) | 1980-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546571B2 (ja) | ||
| US4358724A (en) | Solid state servo amplifier for a D.C. motor position control system | |
| US5684427A (en) | Bipolar driver circuit including primary and pre-driver transistors | |
| US3986132A (en) | Series energized transistor amplifier | |
| JP2830578B2 (ja) | 定電流発生回路 | |
| JP2653408B2 (ja) | 高速スイツチング過程用半導体回路装置 | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| US3864584A (en) | High speed programmable driver circuit | |
| EP1262852A1 (en) | Current source | |
| KR900001746B1 (ko) | 바이 씨 모스에 의한 고전압 대전력 구동회로 | |
| US5262688A (en) | Operational amplifier circuit | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JPS6325775Y2 (ja) | ||
| JP2560195Y2 (ja) | 定電流回路 | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| US4901191A (en) | Monolithically integratable, low power dissipation control circuit for switching inductive loads | |
| KR900008267Y1 (ko) | 레이저 다이오드의 스위칭 구동회로 | |
| JPS5634227A (en) | Switching driving circuit of bipolar transistor | |
| JPS6057247B2 (ja) | 増幅器の保護回路 | |
| JPH1039940A (ja) | 制御された電源 | |
| JPH03135220A (ja) | レベル変換回路 | |
| JPH07245557A (ja) | パワーｍｏｓトランジスタの駆動回路 | |
| JPS60148223A (ja) | 高速ダイオ−ドスイツチ回路 |