JPS6281075A - ジヨセフソン集積回路の製造方法 - Google Patents
ジヨセフソン集積回路の製造方法Info
- Publication number
- JPS6281075A JPS6281075A JP60221198A JP22119885A JPS6281075A JP S6281075 A JPS6281075 A JP S6281075A JP 60221198 A JP60221198 A JP 60221198A JP 22119885 A JP22119885 A JP 22119885A JP S6281075 A JPS6281075 A JP S6281075A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower electrode
- upper electrode
- substrate
- josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ジョセフソン接合を形成する際に、下部電極の接合形成
領域の周囲を絶縁層で埋め込んで基板表面を平坦化する
ことにより上部の配線層の段差被覆を改善する。また、
上部電極形成の際のエツチング終点の検出を容易にし、
製造歩留の向上をはかる。
領域の周囲を絶縁層で埋め込んで基板表面を平坦化する
ことにより上部の配線層の段差被覆を改善する。また、
上部電極形成の際のエツチング終点の検出を容易にし、
製造歩留の向上をはかる。
本発明は基板表面の平坦化工程を採用したジョセフソン
集積回路の製造方法に関する。
集積回路の製造方法に関する。
ジョセフソン集積回路は次期世代の高速論理回路として
種々検討されている。
種々検討されている。
従来のジョセフソン接合の形成方法では、段差被覆によ
り上部配線層が断線する危険を生じ、デバイスの信顛性
上問題があった。
り上部配線層が断線する危険を生じ、デバイスの信顛性
上問題があった。
第３図（１１〜（３）は従来例によるジョセフソン集積
回路の接合形成方法を工程順に示す断面図である。。
回路の接合形成方法を工程順に示す断面図である。。
第３図（１）において、３１は珪素（Ｓｉ）、または二
酸化珪素（ＳｉＯ□）基板で、基板全面にニオブ（Ｎｂ
）等の超伝導物質よりなる下部電極層、アルミニウム（
ＡＩ）／アルミナ（Ａ１２０３）複合層よりなるトンネ
ル障壁層、同じ超伝導物質よりなる上部電極層を被着す
る。
酸化珪素（ＳｉＯ□）基板で、基板全面にニオブ（Ｎｂ
）等の超伝導物質よりなる下部電極層、アルミニウム（
ＡＩ）／アルミナ（Ａ１２０３）複合層よりなるトンネ
ル障壁層、同じ超伝導物質よりなる上部電極層を被着す
る。
つぎに、レジストパターン３５をマスクにして上部電極
３４、トンネル障壁層３３、下部電極３２をドライエツ
チングして下部電極のパターンを形成する。
３４、トンネル障壁層３３、下部電極３２をドライエツ
チングして下部電極のパターンを形成する。
第３図（２）において、レジストパターン３６をマスク
にして上部電極３４、トンネル障壁層３３、および下部
電極３２の一部をエツチングしてジョセフソン接合領域
を画定形成する。
にして上部電極３４、トンネル障壁層３３、および下部
電極３２の一部をエツチングしてジョセフソン接合領域
を画定形成する。
このとき、エツチングはトンネル障壁Ｎ３３を通過して
、下部電極３２の途中で止めなければならず、エツチン
グの終点の検出は難しい。
、下部電極３２の途中で止めなければならず、エツチン
グの終点の検出は難しい。
また、ドライエツチングにより接合部分端面の超伝導層
が損傷を受ける欠点がある。
が損傷を受ける欠点がある。
第３図（３）において、ジョセフソン接合領域の凸部を
覆って、厚く一酸化珪素（Ｓｉｎ） ＪＬｉ３７を被着
し、上部電極３４上のＳｉＯ１ｉｉ３７を開口する。
覆って、厚く一酸化珪素（Ｓｉｎ） ＪＬｉ３７を被着
し、上部電極３４上のＳｉＯ１ｉｉ３７を開口する。
つぎに、上記開口部を覆って基板全面に同じ超伝導物質
よりなる配線層３８を形成する。
よりなる配線層３８を形成する。
従来例によるジョセフソン接合の形成方法においては、
ジョセフソン接合領域の凸部を覆って絶縁層と配線層が
形成されるため、これらの層の段差被覆が悪く断線等の
障害を起こしやすい。
ジョセフソン接合領域の凸部を覆って絶縁層と配線層が
形成されるため、これらの層の段差被覆が悪く断線等の
障害を起こしやすい。
また、ジョセフソン接合領域を画定するドライエツチン
グの終点の検出は難しく、ドライエツチングにより接合
部分端面の超伝導層が損傷を受ける欠点がある。
グの終点の検出は難しく、ドライエツチングにより接合
部分端面の超伝導層が損傷を受ける欠点がある。
上記問題点の解決は、基板（１）上に、島状の超伝導物
質からなる下部電極（２）を形成する工程と、ジョセフ
ソン接合形成領域以外の該下部電極（２）を表面より厚
さ方向に一部除去する工程と、ジョセフソン接合形成領
域の該下部電極（２）の表面を露出して、基板（１）上
全面に絶縁層（４）を形成する工程と、ジョセフソン接
合形成領域の該下部電極（２）の表面を覆って、トンネ
ル障壁層（５）と超伝導物質からなる上部電極（６）を
順次形成する工程とを含む本発明によるジョセフソン集
積回路の製造方法により達成される。
質からなる下部電極（２）を形成する工程と、ジョセフ
ソン接合形成領域以外の該下部電極（２）を表面より厚
さ方向に一部除去する工程と、ジョセフソン接合形成領
域の該下部電極（２）の表面を露出して、基板（１）上
全面に絶縁層（４）を形成する工程と、ジョセフソン接
合形成領域の該下部電極（２）の表面を覆って、トンネ
ル障壁層（５）と超伝導物質からなる上部電極（６）を
順次形成する工程とを含む本発明によるジョセフソン集
積回路の製造方法により達成される。
本発明は、基板上に下部電極を島状に形成し、あらかじ
め、下部電極にジョセフソン接合部分となる形状を形成
する。つぎに絶縁層を埋め込む。
め、下部電極にジョセフソン接合部分となる形状を形成
する。つぎに絶縁層を埋め込む。
この場合、絶縁層と下部電極の接合形成部分が同一平面
上にあるようにする。
上にあるようにする。
つぎに、トンネル障壁層、上部電極層を連続的に被着し
、レジストパターンを作製して上部電極を形成する。
、レジストパターンを作製して上部電極を形成する。
このとき、接合部分とまわりの絶縁層が同一平面のため
、上部電極の断線は生じない。また、上部電極層、トン
ネル障壁層はエツチングで余分な部分を取り除くが、こ
の際下地の絶縁層の干渉色によりエツチングの終点検出
が容易となる。
、上部電極の断線は生じない。また、上部電極層、トン
ネル障壁層はエツチングで余分な部分を取り除くが、こ
の際下地の絶縁層の干渉色によりエツチングの終点検出
が容易となる。
さらに、比較的熱に弱い接合を作製する前に、平坦化す
るのでこの工程で多少加熱しても特性に影響しないので
良質の絶縁層を使用できる。
るのでこの工程で多少加熱しても特性に影響しないので
良質の絶縁層を使用できる。
第１図（１）〜（６）は本発明の一実施例によるジョセ
フソン集積回路の接合形成方法を工程順に示す凹面図で
ある。
フソン集積回路の接合形成方法を工程順に示す凹面図で
ある。
第１図（１）において、１はＳｉ、または５ｉＯｚｉ板
で、この上に基板全面にスパッタにより厚ざ３０００人
のＮｂよりなる下部電極層を被着する。
で、この上に基板全面にスパッタにより厚ざ３０００人
のＮｂよりなる下部電極層を被着する。
つぎに、レジストパターン３をマスクにして下部電極層
をエツチングして下部電極２を形成する。
をエツチングして下部電極２を形成する。
エツチング条件は四弗化炭素（ＣＦ４．） ＋ ５％
酸素（０□）ガスを０．０５Ｔｏｒｒに減圧して、周波
数１３．５６ＭＨｚの電力を５０Ｗ加えてドライエツチ
ングを行う。
酸素（０□）ガスを０．０５Ｔｏｒｒに減圧して、周波
数１３．５６ＭＨｚの電力を５０Ｗ加えてドライエツチ
ングを行う。
第１図（２）において、レジストパターン３を除去し、
下部電極２上にジョセフソン接合領域を画定するレジス
トパターン３′を形成し、前記のドライエツチングによ
り２０００人切り込む。
下部電極２上にジョセフソン接合領域を画定するレジス
トパターン３′を形成し、前記のドライエツチングによ
り２０００人切り込む。
エツチング条件はＣＦｔ＋５％０□ガスを０．０６Ｔｏ
ｒｒに減圧して、周波数１３．５６ＭＨｚの電力を５０
弱加えてドライエツチングを行う。
ｒｒに減圧して、周波数１３．５６ＭＨｚの電力を５０
弱加えてドライエツチングを行う。
第１図（３）において、レジストパターン３′をそのま
まにして、５ｉＯＮ４を２０００人蒸着し、下部電極２
の接合形成部とそのまわりのＳｉ０層４が同一平面上に
あるように埋め込みを行う。
まにして、５ｉＯＮ４を２０００人蒸着し、下部電極２
の接合形成部とそのまわりのＳｉ０層４が同一平面上に
あるように埋め込みを行う。
第１図（４）において、アセトンでリフトオフを行い、
下部電極２の接合形成領域上のＳｉ０層４をレジストパ
ターン３′もろとも除去する。
下部電極２の接合形成領域上のＳｉ０層４をレジストパ
ターン３′もろとも除去する。
この状態で接合形成領域の下部電極２とまわりのＳｉ０
層４は平坦となる。
層４は平坦となる。
第１図（５）において、同一チャンバ内でＡＩ／４１ｚ
Ｏ：＋複合層よりなる厚さ３０人のトンネル障壁層５、
Ｎｂよりなる厚さ３０００人の上部電極６を被着する。
Ｏ：＋複合層よりなる厚さ３０人のトンネル障壁層５、
Ｎｂよりなる厚さ３０００人の上部電極６を被着する。
被着条件は、チャンバ内に基板を入れ、アルゴン（Ａｒ
）クリーニング（例えば、計を８ｍＴｏｒｒに減圧して
、周波数１３．５６ＭＨｚの電力を３００Ｗ、 ５分間
加えて）行う。その後スパッタ法により４１層を３０人
被着し、Ａｒ ＋ １０％０．ガスを用い、例えば０．
４Ｔｏｒｒで２０分間室温酸化し、＾１／Ａ１ｚＯ：＋
複合層を形成する。
）クリーニング（例えば、計を８ｍＴｏｒｒに減圧して
、周波数１３．５６ＭＨｚの電力を３００Ｗ、 ５分間
加えて）行う。その後スパッタ法により４１層を３０人
被着し、Ａｒ ＋ １０％０．ガスを用い、例えば０．
４Ｔｏｒｒで２０分間室温酸化し、＾１／Ａ１ｚＯ：＋
複合層を形成する。
つぎに高真空に排気し、スパッタ法によりＮｂ層を被着
する。
する。
第１図（６）において、チャンバから基板を取り出し、
上部電極のレジストパターン３“を形成する。
上部電極のレジストパターン３“を形成する。
つぎに、上部電極６、トンネル障壁層５をドライエツチ
ングする。
ングする。
上部電極６ （Ｎｂ）のエツチング条件はＣＦ４＋５％
０□ガスを０．０６Ｔｏｒｒに減圧して、周波数１３．
５６ＭＨｚの電力を５０−加えてドライエツチングを行
う。
０□ガスを０．０６Ｔｏｒｒに減圧して、周波数１３．
５６ＭＨｚの電力を５０−加えてドライエツチングを行
う。
トンネル障壁層５（ＡＩ／＾１２０３）のエツチングは
、例えばＡｒを０ 、０２５Ｔｏｒｒに減圧して、周波
数１３．５６ＭＨｚの電力を１００Ｗ加えて行う。
、例えばＡｒを０ 、０２５Ｔｏｒｒに減圧して、周波
数１３．５６ＭＨｚの電力を１００Ｗ加えて行う。
このエツチングにより、上部電極パターンが形成される
。
。
以上の方法によると、上部電極層のドライエツチングの
終点検出が容易で、かつ接合面とまわりの絶縁層とが同
一面にあるため上部電極層が段差で断線することもなく
、接合部分の再現製、信頼性が向上する。
終点検出が容易で、かつ接合面とまわりの絶縁層とが同
一面にあるため上部電極層が段差で断線することもなく
、接合部分の再現製、信頼性が向上する。
またドライエツチングの際に、従来例のように接合部分
端面のＮｂ層が損傷を受けることはないので、良い接合
特性が得られる。
端面のＮｂ層が損傷を受けることはないので、良い接合
特性が得られる。
第２図（１）〜（３）は本発明の他の実施例によるジョ
セフソン集積回路の接合形成方法を工程順に示す断面図
である。
セフソン集積回路の接合形成方法を工程順に示す断面図
である。
第２図（１）において、■はＳｔ、または５ｉＯｚ基板
で、この上に基板全面にスパッタにより厚さ２０００人
のＮｂよりなる下部電極層を被着し、第１図と同様にし
て下部電極層をエツチングして下部電極２を形成する。
で、この上に基板全面にスパッタにより厚さ２０００人
のＮｂよりなる下部電極層を被着し、第１図と同様にし
て下部電極層をエツチングして下部電極２を形成する。
つぎに、下部電極２上にジョセフソン接合領域を画定す
るレジストパターン（図示せず）を形成し、これをマス
クにしてドライエツチングにより１０００人切り込む。
るレジストパターン（図示せず）を形成し、これをマス
クにしてドライエツチングにより１０００人切り込む。
第２図（２）において、前記のレジストパターンを除去
し、ＳｉＯ□層７を表面が平坦になるようにバイアスス
パッタ法により厚さ４０００人堆積する。
し、ＳｉＯ□層７を表面が平坦になるようにバイアスス
パッタ法により厚さ４０００人堆積する。
第２図（３）において、基板全面をドライエツチングに
よりＮｂ下部電極２の表面が出てくるまでエッチバック
する。
よりＮｂ下部電極２の表面が出てくるまでエッチバック
する。
エツチング条件は、例えばＣＨＦ３＋ １５％０２ガス
を用い、０．０１５Ｔｏｒｒで周波数１３．５６ＭＨｚ
の電力を１００に加えて行う。この条件でＮｂとＳｉＯ
□とが同じ工・ノチングレートでエツチングされる。従
ってＮｂの接合面とまわりのＳｉＯ□層が平面となるる
。
を用い、０．０１５Ｔｏｒｒで周波数１３．５６ＭＨｚ
の電力を１００に加えて行う。この条件でＮｂとＳｉＯ
□とが同じ工・ノチングレートでエツチングされる。従
ってＮｂの接合面とまわりのＳｉＯ□層が平面となるる
。
この後の工程は第１図（５）、（６）と同じである。
以上詳細に説明したように、本発明によるジョセフソン
接合の形成方法は、平坦化工程により段差被覆を改善し
て上部電極の断線をなくし、接合部加工の制御性と歩留
の向上に効果がある。
接合の形成方法は、平坦化工程により段差被覆を改善し
て上部電極の断線をなくし、接合部加工の制御性と歩留
の向上に効果がある。
第１図（１）〜（６）は本発明の一実施例によるジョセ
フソン集積回路の接合形成方法を工程順に示す断面図、 第２図（１１〜（３）は本発明の他の実施例によるジョ
セフソン集積回路の接合形成方法を工程順に示す断面図
、 第３図（１）〜（３）は従来例によるジョセフソン集積
回路の接合形成方法を工程順に示す断面図である。 図において、 １はＳＬまたは５ｔＯｚ基板、 ２はＮｂよりなる下部電極、 ３．３′、３＃はレジストパターン、 ４はＳｉ０層、 ５は＾ｌ／＾１□０３よりなるトンネル障壁層、６はＮ
ｂよりなる上部電極、 ７はＳｉＯ□層 第 ｆ 図 本希５日目の一実方セノ跨−ＩＥ意噴、９月ｊろぴ竹ｊ
社図属 （図 本発明の７把の吏ｌ乞者＝Ｊ’Ｅ廖恍明ｉる斬面国隼
２Ｉ￥１１ イガ二来イラ・圧巻先日月−ｆろ断面が口笛 ３ 国
フソン集積回路の接合形成方法を工程順に示す断面図、 第２図（１１〜（３）は本発明の他の実施例によるジョ
セフソン集積回路の接合形成方法を工程順に示す断面図
、 第３図（１）〜（３）は従来例によるジョセフソン集積
回路の接合形成方法を工程順に示す断面図である。 図において、 １はＳＬまたは５ｔＯｚ基板、 ２はＮｂよりなる下部電極、 ３．３′、３＃はレジストパターン、 ４はＳｉ０層、 ５は＾ｌ／＾１□０３よりなるトンネル障壁層、６はＮ
ｂよりなる上部電極、 ７はＳｉＯ□層 第 ｆ 図 本希５日目の一実方セノ跨−ＩＥ意噴、９月ｊろぴ竹ｊ
社図属 （図 本発明の７把の吏ｌ乞者＝Ｊ’Ｅ廖恍明ｉる斬面国隼
２Ｉ￥１１ イガ二来イラ・圧巻先日月−ｆろ断面が口笛 ３ 国
Claims (1)
- 【特許請求の範囲】 基板（１）上に、島状の超伝導物質からなる下部電極（
２）を形成する工程と、 ジョセフソン接合形成領域以外の該下部電極（２）を表
面より厚さ方向に一部除去する工程と、ジョセフソン接
合形成領域の該下部電極（２）の表面を露出して、基板
（１）上全面に絶縁層（４）を形成する工程と、 ジョセフソン接合形成領域の該下部電極（２）の表面を
覆って、トンネル障壁層（５）と超伝導物質からなる上
部電極（６）を順次形成する工程 とを含むことを特徴とするジョセフソン集積回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221198A JPS6281075A (ja) | 1985-10-04 | 1985-10-04 | ジヨセフソン集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221198A JPS6281075A (ja) | 1985-10-04 | 1985-10-04 | ジヨセフソン集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281075A true JPS6281075A (ja) | 1987-04-14 |
Family
ID=16763005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60221198A Pending JPS6281075A (ja) | 1985-10-04 | 1985-10-04 | ジヨセフソン集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281075A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420677A (en) * | 1987-07-16 | 1989-01-24 | Agency Ind Science Techn | Manufacture of josephson junction |
| WO2018075116A3 (en) * | 2016-08-16 | 2018-06-14 | Northrop Grumman Systems Corporation | Josephson junction superconductor device interconnect structure |
| WO2018089061A3 (en) * | 2016-08-23 | 2018-07-05 | Northrop Grumman Systems Corporation | Josephson junction superconductor device interconnect |
| US10276504B2 (en) | 2017-05-17 | 2019-04-30 | Northrop Grumman Systems Corporation | Preclean and deposition methodology for superconductor interconnects |
| US10608159B2 (en) | 2016-11-15 | 2020-03-31 | Northrop Grumman Systems Corporation | Method of making a superconductor device |
| US10763419B2 (en) | 2017-06-02 | 2020-09-01 | Northrop Grumman Systems Corporation | Deposition methodology for superconductor interconnects |
| US10985059B2 (en) | 2018-11-01 | 2021-04-20 | Northrop Grumman Systems Corporation | Preclean and dielectric deposition methodology for superconductor interconnect fabrication |
| FI20245823A1 (en) * | 2024-06-27 | 2025-12-28 | Teknologian Tutkimuskeskus Vtt Oy | Superconducting longitudinal connection and method for producing the same |
-
1985
- 1985-10-04 JP JP60221198A patent/JPS6281075A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420677A (en) * | 1987-07-16 | 1989-01-24 | Agency Ind Science Techn | Manufacture of josephson junction |
| WO2018075116A3 (en) * | 2016-08-16 | 2018-06-14 | Northrop Grumman Systems Corporation | Josephson junction superconductor device interconnect structure |
| AU2017345049B2 (en) * | 2016-08-16 | 2020-02-27 | Northrop Grumman Systems Corporation | Josephson junction superconductor device interconnect structure |
| WO2018089061A3 (en) * | 2016-08-23 | 2018-07-05 | Northrop Grumman Systems Corporation | Josephson junction superconductor device interconnect |
| US10158062B2 (en) | 2016-08-23 | 2018-12-18 | Northrop Grumman Systems Corporation | Superconductor device interconnect |
| JP2019528577A (ja) * | 2016-08-23 | 2019-10-10 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超伝導デバイスの相互接続 |
| US10608159B2 (en) | 2016-11-15 | 2020-03-31 | Northrop Grumman Systems Corporation | Method of making a superconductor device |
| US10276504B2 (en) | 2017-05-17 | 2019-04-30 | Northrop Grumman Systems Corporation | Preclean and deposition methodology for superconductor interconnects |
| US10763419B2 (en) | 2017-06-02 | 2020-09-01 | Northrop Grumman Systems Corporation | Deposition methodology for superconductor interconnects |
| US10985059B2 (en) | 2018-11-01 | 2021-04-20 | Northrop Grumman Systems Corporation | Preclean and dielectric deposition methodology for superconductor interconnect fabrication |
| FI20245823A1 (en) * | 2024-06-27 | 2025-12-28 | Teknologian Tutkimuskeskus Vtt Oy | Superconducting longitudinal connection and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| JPS6281075A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH027451A (ja) | 半導体集積回路装置の製造方法 | |
| US6277725B1 (en) | Method for fabricating passivation layer on metal pad | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JP2643793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01192137A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPH0337297B2 (ja) | ||
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPS61259540A (ja) | 多層配線の製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH0531301B2 (ja) | ||
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS6242435A (ja) | 電極形成方法 | |
| JPS60249330A (ja) | 半導体装置の製造方法 | |
| JPH0448634A (ja) | 半導体装置の製造方法 | |
| JPS6115583B2 (ja) | ||
| JPS6235646A (ja) | 半導体装置の製造方法 | |
| JPS62115744A (ja) | 半導体装置 | |
| JPS6381833A (ja) | 半導体装置の製造方法 |