JPH05227029A - 位相制御装置 - Google Patents
位相制御装置Info
- Publication number
- JPH05227029A JPH05227029A JP4007588A JP758892A JPH05227029A JP H05227029 A JPH05227029 A JP H05227029A JP 4007588 A JP4007588 A JP 4007588A JP 758892 A JP758892 A JP 758892A JP H05227029 A JPH05227029 A JP H05227029A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input signal
- delay
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Facsimile Image Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 ドットデータをＡ／Ｄ変換する場合のクロッ
ク信号の位相を自動的に設定すること。 【構成】 クロック発生回路11と、遅延回路13および14
と、Ａ／Ｄ変換回路16および17と、保持回路21および20
と、保持信号発生回路19と、保持回路20および21の情報
に応じて遅延回路13の遅延量を制御するマイクロコンピ
ュータ22で構成するものである。
ク信号の位相を自動的に設定すること。 【構成】 クロック発生回路11と、遅延回路13および14
と、Ａ／Ｄ変換回路16および17と、保持回路21および20
と、保持信号発生回路19と、保持回路20および21の情報
に応じて遅延回路13の遅延量を制御するマイクロコンピ
ュータ22で構成するものである。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ等のドッ
ト情報の画像データをＡ／Ｄ変換する場合のクロック信
号の位相制御装置に関するものである。
ト情報の画像データをＡ／Ｄ変換する場合のクロック信
号の位相制御装置に関するものである。
【０００２】
【従来の技術】近年、コンピュータ等の画像データを様
々な形で処理する画像処理が大変盛んになっている。画
像処理を行うには、まず、コンピュータ等の画像データ
をＡ／Ｄ変換してディジタル情報に変換しなければなら
ない。ところが、コンピュータ等のドット情報をＡ／Ｄ
変換するには、Ａ／Ｄ変換のためのクロック信号の位相
をドット情報に正確に同期させなければならない。以下
図面を参照しながら、上記従来の位相制御装置の一例に
ついて説明する。図３は従来の位相制御装置のブロック
構成を示すものである。図３において、30はコンピュー
タ等のドット情報で構成される画像データである入力信
号の入力端子、31は入力信号のドット情報と同じ周期の
クロック信号32を作成するクロック発生回路、33はクロ
ック信号32の位相をΔΦ３だけ遅延するがその遅延量Δ
Φ３を可変できる遅延回路、34は入力信号を遅延回路33
から出力するクロック信号35の立ち上がりのタイミング
でＡ／Ｄ変換するＡ／Ｄ変換回路である。図４は図３に
示す従来の位相制御装置のブロック図の動作を説明する
ための波形図を示すものである。以上のように構成され
た位相制御装置について、ドット情報の画像データであ
る入力信号として、図４(a)に示す周期Ｔの白，黒，
白，黒の繰り返しの画像データが入力された場合につい
て、その動作を説明する。まず、入力信号として図４
(a)に示す波形の信号が入力されると、クロック発生回
路31で入力信号に対して図４(b)に示すタイミングのク
ロック信号32が作成される。ここで、入力信号とクロッ
ク信号32の関係は、周期は等しい。しかし、位相に関し
ては、一致する場合もあるが、図４に示すようにほとん
どの場合一致しない。次に、クロック信号35の波形が入
力信号に対して、図４(c)に示すタイミング、すなわ
ち、入力信号とクロック信号35の位相が正確に同期する
ように、遅延回路33の遅延量ΔΦ３を調整する。そし
て、Ａ／Ｄ変換回路34で、入力信号を正確にＡ／Ｄ変換
することができる。
々な形で処理する画像処理が大変盛んになっている。画
像処理を行うには、まず、コンピュータ等の画像データ
をＡ／Ｄ変換してディジタル情報に変換しなければなら
ない。ところが、コンピュータ等のドット情報をＡ／Ｄ
変換するには、Ａ／Ｄ変換のためのクロック信号の位相
をドット情報に正確に同期させなければならない。以下
図面を参照しながら、上記従来の位相制御装置の一例に
ついて説明する。図３は従来の位相制御装置のブロック
構成を示すものである。図３において、30はコンピュー
タ等のドット情報で構成される画像データである入力信
号の入力端子、31は入力信号のドット情報と同じ周期の
クロック信号32を作成するクロック発生回路、33はクロ
ック信号32の位相をΔΦ３だけ遅延するがその遅延量Δ
Φ３を可変できる遅延回路、34は入力信号を遅延回路33
から出力するクロック信号35の立ち上がりのタイミング
でＡ／Ｄ変換するＡ／Ｄ変換回路である。図４は図３に
示す従来の位相制御装置のブロック図の動作を説明する
ための波形図を示すものである。以上のように構成され
た位相制御装置について、ドット情報の画像データであ
る入力信号として、図４(a)に示す周期Ｔの白，黒，
白，黒の繰り返しの画像データが入力された場合につい
て、その動作を説明する。まず、入力信号として図４
(a)に示す波形の信号が入力されると、クロック発生回
路31で入力信号に対して図４(b)に示すタイミングのク
ロック信号32が作成される。ここで、入力信号とクロッ
ク信号32の関係は、周期は等しい。しかし、位相に関し
ては、一致する場合もあるが、図４に示すようにほとん
どの場合一致しない。次に、クロック信号35の波形が入
力信号に対して、図４(c)に示すタイミング、すなわ
ち、入力信号とクロック信号35の位相が正確に同期する
ように、遅延回路33の遅延量ΔΦ３を調整する。そし
て、Ａ／Ｄ変換回路34で、入力信号を正確にＡ／Ｄ変換
することができる。
【０００３】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、入力信号の周期が変わるとクロック発生
回路31で作成されるクロック信号32の位相が変化する
し、また、温度等の変化によりクロック信号32の位相の
変化および遅延回路33の遅延量ΔΦ３も変化する。従来
の位相制御装置の場合は、その都度、遅延回路33の遅延
量ΔΦ３を調整して、クロック信号35の位相を入力信号
の位相に同期すように調整しなければならないという問
題点を有している。本発明は上記問題点に鑑み、Ａ／Ｄ
変換のクロック位相調整を必要としない、また、入力信
号の周期の変化および温度等の変化に対しても自動的に
対応できる位相制御装置を提供することを目的とするも
のである。
うな構成では、入力信号の周期が変わるとクロック発生
回路31で作成されるクロック信号32の位相が変化する
し、また、温度等の変化によりクロック信号32の位相の
変化および遅延回路33の遅延量ΔΦ３も変化する。従来
の位相制御装置の場合は、その都度、遅延回路33の遅延
量ΔΦ３を調整して、クロック信号35の位相を入力信号
の位相に同期すように調整しなければならないという問
題点を有している。本発明は上記問題点に鑑み、Ａ／Ｄ
変換のクロック位相調整を必要としない、また、入力信
号の周期の変化および温度等の変化に対しても自動的に
対応できる位相制御装置を提供することを目的とするも
のである。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に本発明の位相制御装置は、入力信号の情報と同じ周期
のクロック信号を発生回路と、上記クロック信号の位相
をΔΦ１だけ遅延するがその遅延量ΔΦ１を可変できる
第一の遅延回路と、上記第一の遅延回路から出力するク
ロック信号をさらにΔΦ２だけ遅延する第二の遅延回路
と、入力信号を上記第一の遅延回路から出力するクロッ
ク信号でＡ／Ｄ変換する第一のＡ／Ｄ変換回路と、上記
第一のＡ／Ｄ変換回路から出力する信号を保持する第一
の保持回路と、上記入力信号を上記第二の遅延回路から
出力するクロック信号でＡ／Ｄ変換する第二のＡ／Ｄ変
換回路と、上記第二のＡ／Ｄ変換回路から出力する信号
を保持する第二の保持回路と、上記第一および第二の保
持回路の保持動作を制御する信号を作成する保持信号作
成回路と、上記第一および第二の保持回路の情報に応じ
て、上記第一の遅延回路の遅延量ΔΦ１を制御する手段
を備えたものである。
に本発明の位相制御装置は、入力信号の情報と同じ周期
のクロック信号を発生回路と、上記クロック信号の位相
をΔΦ１だけ遅延するがその遅延量ΔΦ１を可変できる
第一の遅延回路と、上記第一の遅延回路から出力するク
ロック信号をさらにΔΦ２だけ遅延する第二の遅延回路
と、入力信号を上記第一の遅延回路から出力するクロッ
ク信号でＡ／Ｄ変換する第一のＡ／Ｄ変換回路と、上記
第一のＡ／Ｄ変換回路から出力する信号を保持する第一
の保持回路と、上記入力信号を上記第二の遅延回路から
出力するクロック信号でＡ／Ｄ変換する第二のＡ／Ｄ変
換回路と、上記第二のＡ／Ｄ変換回路から出力する信号
を保持する第二の保持回路と、上記第一および第二の保
持回路の保持動作を制御する信号を作成する保持信号作
成回路と、上記第一および第二の保持回路の情報に応じ
て、上記第一の遅延回路の遅延量ΔΦ１を制御する手段
を備えたものである。
【０００５】
【作用】本発明は上記した構成によって、入力信号を位
相の異なる２つのクロック信号で同時にＡ／Ｄ変換す
る。そして、その情報から入力信号とＡ／Ｄ変換のため
のクロック信号の位相差を検出し、その位相差が小さく
なるようにクロック信号の位相を制御することで位相調
整を必要としない。また、入力信号の周期の変化および
温度等の変化に対しても自動的に対応できる。
相の異なる２つのクロック信号で同時にＡ／Ｄ変換す
る。そして、その情報から入力信号とＡ／Ｄ変換のため
のクロック信号の位相差を検出し、その位相差が小さく
なるようにクロック信号の位相を制御することで位相調
整を必要としない。また、入力信号の周期の変化および
温度等の変化に対しても自動的に対応できる。
【０００６】
【実施例】以下本発明の一実施例の位相制御装置につい
て、図面を参照しながら説明をする。図１は本発明の一
実施例における位相制御装置のブロック構成を示すもの
である。図１において、10はコンピュータ等のドット情
報で構成される画像データである入力信号の入力端子、
11は入力信号のドット情報と同じ周期のクロック信号12
を作成するクロック発生回路、13はクロック信号12の位
相をΔΦ１だけ遅延するがその遅延量ΔΦ１を可変でき
る遅延回路、14は遅延回路13から出力するクロック信号
15の位相をさらにΔΦ2だけ遅延する遅延回路、16は入
力信号をクロック信号15の立ち上がりのタイミングでＡ
／Ｄ変換するＡ／Ｄ変換回路、17は入力信号を遅延回路
14から出力するクロック信号18の立ち上がりのタイミン
グでＡ／Ｄ変換するＡ／Ｄ変換回路、20，21はそれぞれ
Ａ／Ｄ変換回路16，17から出力する信号を保持する保持
回路で、その動作は保持信号発生回路19からの保持信号
23で制御される。22は保持回路20，21の情報を認識でき
る機能と遅延回路13の遅延量ΔΦ1を制御する機能を持
つマイクロコンピュータである。図２は図１に示す位相
制御装置のブロックの動作を説明するための波形図であ
る。
て、図面を参照しながら説明をする。図１は本発明の一
実施例における位相制御装置のブロック構成を示すもの
である。図１において、10はコンピュータ等のドット情
報で構成される画像データである入力信号の入力端子、
11は入力信号のドット情報と同じ周期のクロック信号12
を作成するクロック発生回路、13はクロック信号12の位
相をΔΦ１だけ遅延するがその遅延量ΔΦ１を可変でき
る遅延回路、14は遅延回路13から出力するクロック信号
15の位相をさらにΔΦ2だけ遅延する遅延回路、16は入
力信号をクロック信号15の立ち上がりのタイミングでＡ
／Ｄ変換するＡ／Ｄ変換回路、17は入力信号を遅延回路
14から出力するクロック信号18の立ち上がりのタイミン
グでＡ／Ｄ変換するＡ／Ｄ変換回路、20，21はそれぞれ
Ａ／Ｄ変換回路16，17から出力する信号を保持する保持
回路で、その動作は保持信号発生回路19からの保持信号
23で制御される。22は保持回路20，21の情報を認識でき
る機能と遅延回路13の遅延量ΔΦ1を制御する機能を持
つマイクロコンピュータである。図２は図１に示す位相
制御装置のブロックの動作を説明するための波形図であ
る。
【０００７】以上のように構成された位相制御装置につ
いて、従来の位相制御装置の動作の説明と同様に、入力
信号として、図２(a)に示す周期Ｔの白，黒，白，黒の
繰り返しの画像データが入力された場合について、その
動作を説明する。まず、入力信号として図２(a)に示す
波形の信号が入力されると、クロック発生回路11で入力
信号に対して図２(b)に示すタイミングのクロック信号1
2が作成される。クロック信号12は遅延回路13で遅延量
ΔΦ11，遅延回路14でさらに遅延量ΔΦ２だけ遅延され
る。それらのクロック信号のタイミングを、それぞれ図
２(c)および図２(d)に示す。次に、入力信号をＡ／Ｄ変
換回路16および17でそれぞれクロック信号15および18の
タイミングでＡ／Ｄ変換し、それぞれ保持回路21および
20で保持する。ここで、入力信号のｘ1点，ｘ2点の情報
が保持されるように保持信号発生回路から保持信号23を
作成する。マイクロコンピュータ22は保持回路21および
保持回路20の情報、すなわち、x1点，ｘ2点の情報を読
み取りその情報の差を計算し、その結果から、Ａ／Ｄ変
換のタイミングが情報の変化点であると判断する。そし
て、この例では遅延回路13の遅延量を少し増加させる。
以上の動作を繰り返すことにより入力信号を正確な位相
でＡ／Ｄ変換できる。すなわち、遅延回路13の遅延量を
ΔΦ11から少しずつ増加させΔΦ12に設定すると、クロ
ック信号15および18のタイミングは図２(e)および図２
(f)に示すようになる。すなわち、ｘ3点，ｘ4点の情報
の差がほとんどなくなる点で入力信号を正確な位相でＡ
／Ｄ変換することができる。また、以上の動作を常時繰
り返すことにより、入力信号の周期の変化および温度等
の変化に対しても自動的に対応することができる。以上
のように、入力信号の情報と同じ周期のクロック信号を
発生するクロック発生回路11と、上記クロック信号の位
相をΔΦ１だけ遅延するがその遅延量ΔΦ１を可変でき
る遅延回路13と、遅延回路13から出力するクロック信号
をさらにΔΦ２だけ遅延する遅延回路14と、入力信号を
遅延回路13から出力するクロック信号でＡ／Ｄ変換する
Ａ／Ｄ変換回路16と、Ａ／Ｄ変換回路16から出力する信
号を保持する保持回路21と、入力信号を遅延回路14から
出力するクロック信号でＡ／Ｄ変換するＡ／Ｄ変換回路
17と、Ａ／Ｄ変換回路から出力する信号を保持する保持
回路20と、保持回路20，21の保持動作を制御する信号を
作成する保持信号作成回路19と、保持回路20，21の情報
に応じて、遅延回路13の遅延量ΔΦ１を制御するマイク
ロコンピュータ22を設けることにより、入力信号とＡ／
Ｄ変換のためのクロック信号の位相調整を必要としな
い。また、入力信号の周期の変化および温度等の変化に
対しても自動的に対応することができる。なお、本実施
例において保持回路20，21の情報に応じて、遅延回路13
の遅延量ΔΦ１を制御する手段としてマイクロコンピュ
ータ22としたが、ディジタル回路で構成してもよい。
いて、従来の位相制御装置の動作の説明と同様に、入力
信号として、図２(a)に示す周期Ｔの白，黒，白，黒の
繰り返しの画像データが入力された場合について、その
動作を説明する。まず、入力信号として図２(a)に示す
波形の信号が入力されると、クロック発生回路11で入力
信号に対して図２(b)に示すタイミングのクロック信号1
2が作成される。クロック信号12は遅延回路13で遅延量
ΔΦ11，遅延回路14でさらに遅延量ΔΦ２だけ遅延され
る。それらのクロック信号のタイミングを、それぞれ図
２(c)および図２(d)に示す。次に、入力信号をＡ／Ｄ変
換回路16および17でそれぞれクロック信号15および18の
タイミングでＡ／Ｄ変換し、それぞれ保持回路21および
20で保持する。ここで、入力信号のｘ1点，ｘ2点の情報
が保持されるように保持信号発生回路から保持信号23を
作成する。マイクロコンピュータ22は保持回路21および
保持回路20の情報、すなわち、x1点，ｘ2点の情報を読
み取りその情報の差を計算し、その結果から、Ａ／Ｄ変
換のタイミングが情報の変化点であると判断する。そし
て、この例では遅延回路13の遅延量を少し増加させる。
以上の動作を繰り返すことにより入力信号を正確な位相
でＡ／Ｄ変換できる。すなわち、遅延回路13の遅延量を
ΔΦ11から少しずつ増加させΔΦ12に設定すると、クロ
ック信号15および18のタイミングは図２(e)および図２
(f)に示すようになる。すなわち、ｘ3点，ｘ4点の情報
の差がほとんどなくなる点で入力信号を正確な位相でＡ
／Ｄ変換することができる。また、以上の動作を常時繰
り返すことにより、入力信号の周期の変化および温度等
の変化に対しても自動的に対応することができる。以上
のように、入力信号の情報と同じ周期のクロック信号を
発生するクロック発生回路11と、上記クロック信号の位
相をΔΦ１だけ遅延するがその遅延量ΔΦ１を可変でき
る遅延回路13と、遅延回路13から出力するクロック信号
をさらにΔΦ２だけ遅延する遅延回路14と、入力信号を
遅延回路13から出力するクロック信号でＡ／Ｄ変換する
Ａ／Ｄ変換回路16と、Ａ／Ｄ変換回路16から出力する信
号を保持する保持回路21と、入力信号を遅延回路14から
出力するクロック信号でＡ／Ｄ変換するＡ／Ｄ変換回路
17と、Ａ／Ｄ変換回路から出力する信号を保持する保持
回路20と、保持回路20，21の保持動作を制御する信号を
作成する保持信号作成回路19と、保持回路20，21の情報
に応じて、遅延回路13の遅延量ΔΦ１を制御するマイク
ロコンピュータ22を設けることにより、入力信号とＡ／
Ｄ変換のためのクロック信号の位相調整を必要としな
い。また、入力信号の周期の変化および温度等の変化に
対しても自動的に対応することができる。なお、本実施
例において保持回路20，21の情報に応じて、遅延回路13
の遅延量ΔΦ１を制御する手段としてマイクロコンピュ
ータ22としたが、ディジタル回路で構成してもよい。
【０００８】
【発明の効果】以上のように本発明は入力信号の情報と
同じ周期のクロック信号を発生するクロック発生回路
と、上記クロック信号の位相をΔΦ１だけ遅延するがそ
の遅延量ΔΦ１を可変できる第一の遅延回路と、上記第
一の遅延回路から出力するクロック信号をさらにΔΦ２
だけ遅延する第二の遅延回路と、入力信号を上記第一の
遅延回路から出力するクロック信号でＡ／Ｄ変換する第
一のＡ／Ｄ変換回路と、上記第一のＡ／Ｄ変換回路から
出力する信号を保持する第一の保持回路と、上記入力信
号を上記第二の遅延回路から出力するクロック信号でＡ
／Ｄ変換する第二のＡ／Ｄ変換回路と、上記第二のＡ／
Ｄ変換回路から出力する信号を保持する第二保持回路
と、上記第一および第二の保持回路の保持動作を制御す
る信号を作成する保持信号作成回路と、上記第一および
第二の保持回路の情報に応じて、上記第一の遅延回路の
遅延量ΔΦ１を制御する手段を設けることにより、入力
信号とＡ／Ｄ変換のためのクロック信号の位相調整を必
要としない。また、入力信号の周期の変化および温度等
の変化に対しても自動的に対応できるという効果を有す
る。
同じ周期のクロック信号を発生するクロック発生回路
と、上記クロック信号の位相をΔΦ１だけ遅延するがそ
の遅延量ΔΦ１を可変できる第一の遅延回路と、上記第
一の遅延回路から出力するクロック信号をさらにΔΦ２
だけ遅延する第二の遅延回路と、入力信号を上記第一の
遅延回路から出力するクロック信号でＡ／Ｄ変換する第
一のＡ／Ｄ変換回路と、上記第一のＡ／Ｄ変換回路から
出力する信号を保持する第一の保持回路と、上記入力信
号を上記第二の遅延回路から出力するクロック信号でＡ
／Ｄ変換する第二のＡ／Ｄ変換回路と、上記第二のＡ／
Ｄ変換回路から出力する信号を保持する第二保持回路
と、上記第一および第二の保持回路の保持動作を制御す
る信号を作成する保持信号作成回路と、上記第一および
第二の保持回路の情報に応じて、上記第一の遅延回路の
遅延量ΔΦ１を制御する手段を設けることにより、入力
信号とＡ／Ｄ変換のためのクロック信号の位相調整を必
要としない。また、入力信号の周期の変化および温度等
の変化に対しても自動的に対応できるという効果を有す
る。
【図１】本発明の一実施例における位相制御装置のブロ
ック図である。
ック図である。
【図２】図１の動作を説明するための波形図である。
【図３】従来例の位相制御装置のブロック図である。
【図４】図３の動作を説明するための波形図である。
10，30…入力端子、 11，31…クロック発生回路、 1
2，15，18，32，35…クロック信号、 13，14，33…遅
延回路、 16，17，34…Ａ／Ｄ変換回路、 19…保持信
号発生回路、 20，21…保持回路、 22…マイクロコン
ピュータ。
2，15，18，32，35…クロック信号、 13，14，33…遅
延回路、 16，17，34…Ａ／Ｄ変換回路、 19…保持信
号発生回路、 20，21…保持回路、 22…マイクロコン
ピュータ。
Claims (1)
- 【請求項１】 入力信号の情報と同じ周期のクロック信
号を発生するクロック発生回路と、前記クロック信号の
位相をΔΦ１だけ遅延するがその遅延量ΔΦ１を可変で
きる第一の遅延回路と、前記第一の遅延回路から出力す
るクロック信号をさらにΔΦ２だけ遅延する第二の遅延
回路と、入力信号を前記第一の遅延回路から出力するク
ロック信号でＡ／Ｄ変換する第一のＡ／Ｄ変換回路と、
前記第一のＡ／Ｄ変換回路から出力する信号を保持する
第一の保持回路と、前記入力信号を前記第二の遅延回路
から出力するクロック信号でＡ／Ｄ変換する第二のＡ／
Ｄ変換回路と、前記第二のＡ／Ｄ変換回路から出力する
信号を保持する第二の保持回路と、前記第一および第二
の保持回路の保持動作を制御する信号を作成する保持信
号発生回路と、前記第一および第二の保持回路の情報に
応じて前記第一の遅延回路の遅延量ΔΦ１を制御する手
段を備えたことを特徴とする位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007588A JPH05227029A (ja) | 1992-01-20 | 1992-01-20 | 位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007588A JPH05227029A (ja) | 1992-01-20 | 1992-01-20 | 位相制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227029A true JPH05227029A (ja) | 1993-09-03 |
Family
ID=11669977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007588A Pending JPH05227029A (ja) | 1992-01-20 | 1992-01-20 | 位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227029A (ja) |
-
1992
- 1992-01-20 JP JP4007588A patent/JPH05227029A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638255A (en) | Rectangular wave pulse generators | |
| US20070046349A1 (en) | Phase controllable multichannel signal generator | |
| JPS6378610A (ja) | ２逓倍クロツク発生回路 | |
| JPH0718172Y2 (ja) | 可変周波数信号発生装置 | |
| KR20030014790A (ko) | 지연 동기 루프 | |
| KR100282420B1 (ko) | 입력버퍼회로 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPS62130016A (ja) | パルス幅変調制御回路 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| KR100503053B1 (ko) | 클럭조정회로 | |
| KR20000009138A (ko) | 분주클럭 발생방법 | |
| JPH0537237A (ja) | 任意波形発生器 | |
| JPH0879019A (ja) | ゲートパルス発生回路 | |
| JPH02202217A (ja) | クロックデューティ自動調整回路 | |
| JPS6354020A (ja) | Ａ／ｄ変換装置 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JP2527620Y2 (ja) | パターン発生器 | |
| JPS6281815A (ja) | Ａ／ｄ変換回路 | |
| JPH02250669A (ja) | パルス幅変調回路 | |
| JPH0613248U (ja) | タイミング信号抽出回路 | |
| JPH04299617A (ja) | Ａ／ｄ変換方式 | |
| JPH0897686A (ja) | 半導体集積回路 | |
| JPH02244328A (ja) | 速度変換回路 | |
| JPH0239614A (ja) | 位相調整回路 | |
| JPS62257856A (ja) | レ−ザプリンタのビデオデ−タ同期化回路 |