JPS628205A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS628205A JPS628205A JP14623585A JP14623585A JPS628205A JP S628205 A JPS628205 A JP S628205A JP 14623585 A JP14623585 A JP 14623585A JP 14623585 A JP14623585 A JP 14623585A JP S628205 A JPS628205 A JP S628205A
- Authority
- JP
- Japan
- Prior art keywords
- program
- relay
- contact
- arithmetic
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は算術計算処理能力を備えたプログラマブルコン
トローラ、特にリレーシーケンスシンボルでプログラム
を記述するプログラマブルコントローラ化量するもので
ある。 〔従来の技術〕 プログラマブルコントローラはりレージ−ケンスから算
術演算をも制御するストアードプログラム方式の制御装
置である。かかるプログラマブルコントローラにおいて
条件制御とする機能は不可欠であり、一般にアセンブラ
、ベーシック言語またはコンパイラ記述をとり出してプ
ログラムしてきた。 〔発明が解決しようとする問題点〕 しかしながら、かような記述においては命令語の図形化
というプログラマブルコントローラの使命にはいたらず
、プログラムを難解なものとしていた。 〔問題点を解決するための手段〕 本発明は上述したような点に鑑みなされたものであり、
算術演算結果(プラス、ゼロ、マイナス。 キャリー等)を、それぞれの結果に対応する複数ビット
をオンオフしてなる演算リレーに格納する手段を有し、
接点に演算リレ一番号と条件修飾をなし、該当リレーの
該当条件ビットがオンであればその人接点は閉としB接
点は開として判断し、またオフであればA接点は開とし
てB接点は閉とし、接点が閉である限り続けて記述され
たプログラムを実行して、開となったとき続けて記述さ
れ1′! たプログラム塚実行せず次行に記述されたプログラムを
実行する如き、解決手段を備えるようにしてなるもので
ある。 〔作 用〕 本発明はかような解決手段、すなわちリレーシーケンス
シンボルへの擬似化を図ること化より。 条件文の記述を図形として効用させ格別な作用を奏する
ものである。以下1本発明を図面に基づいて詳細説明す
る。 〔実施例〕 第3図は本発明が適用された一実施例の理解を容易にす
るため示したハードウェアプロ、り図で、1はプログラ
ム開発装置、2はプログラムメモリ、3はデータメモリ
である。ここで、鎖線で囲こんだOTLは命令を解読・
実行する制御装置を示している。すなわち、プログラム
開発装f1はキーボード、表示装置を具備してプログラ
ムを作成するためのものであり、ここでは本発明による
コンピュータにおけるコンパイラの条件文をリレーシン
ボルで擬似化した命令体系をもって、プログラムを作成
するものとなる。そして、かようなプログラム開発装置
1で得られたオブジェクトコードがプログラムメモリ2
にロードされる。また、データメモリ3においては、算
術演算結果を記憶する1個のリレーが4ビツトで構成さ
れる演算リレー、オンオフ状態を記憶する1ビ、トのシ
ーケンスリレー、算術演算値等が記憶される。さらにま
た、処理部4はプログラムメモリ2から命令を読み出し
、その内容によって演算処理を行うものである。 第1図は本発明による一実施例のコーディング例を示す
もので、(、〕は演算処理等の始端、終端を宣言する記
述子、5,5′はA接点、6はB接点である。 第1図ζこおいて、「行1」にて記述子
トローラ、特にリレーシーケンスシンボルでプログラム
を記述するプログラマブルコントローラ化量するもので
ある。 〔従来の技術〕 プログラマブルコントローラはりレージ−ケンスから算
術演算をも制御するストアードプログラム方式の制御装
置である。かかるプログラマブルコントローラにおいて
条件制御とする機能は不可欠であり、一般にアセンブラ
、ベーシック言語またはコンパイラ記述をとり出してプ
ログラムしてきた。 〔発明が解決しようとする問題点〕 しかしながら、かような記述においては命令語の図形化
というプログラマブルコントローラの使命にはいたらず
、プログラムを難解なものとしていた。 〔問題点を解決するための手段〕 本発明は上述したような点に鑑みなされたものであり、
算術演算結果(プラス、ゼロ、マイナス。 キャリー等)を、それぞれの結果に対応する複数ビット
をオンオフしてなる演算リレーに格納する手段を有し、
接点に演算リレ一番号と条件修飾をなし、該当リレーの
該当条件ビットがオンであればその人接点は閉としB接
点は開として判断し、またオフであればA接点は開とし
てB接点は閉とし、接点が閉である限り続けて記述され
たプログラムを実行して、開となったとき続けて記述さ
れ1′! たプログラム塚実行せず次行に記述されたプログラムを
実行する如き、解決手段を備えるようにしてなるもので
ある。 〔作 用〕 本発明はかような解決手段、すなわちリレーシーケンス
シンボルへの擬似化を図ること化より。 条件文の記述を図形として効用させ格別な作用を奏する
ものである。以下1本発明を図面に基づいて詳細説明す
る。 〔実施例〕 第3図は本発明が適用された一実施例の理解を容易にす
るため示したハードウェアプロ、り図で、1はプログラ
ム開発装置、2はプログラムメモリ、3はデータメモリ
である。ここで、鎖線で囲こんだOTLは命令を解読・
実行する制御装置を示している。すなわち、プログラム
開発装f1はキーボード、表示装置を具備してプログラ
ムを作成するためのものであり、ここでは本発明による
コンピュータにおけるコンパイラの条件文をリレーシン
ボルで擬似化した命令体系をもって、プログラムを作成
するものとなる。そして、かようなプログラム開発装置
1で得られたオブジェクトコードがプログラムメモリ2
にロードされる。また、データメモリ3においては、算
術演算結果を記憶する1個のリレーが4ビツトで構成さ
れる演算リレー、オンオフ状態を記憶する1ビ、トのシ
ーケンスリレー、算術演算値等が記憶される。さらにま
た、処理部4はプログラムメモリ2から命令を読み出し
、その内容によって演算処理を行うものである。 第1図は本発明による一実施例のコーディング例を示す
もので、(、〕は演算処理等の始端、終端を宣言する記
述子、5,5′はA接点、6はB接点である。 第1図ζこおいて、「行1」にて記述子
以上説明したように本発明によれば、コ%バイラにおけ
る条件文を図形化することにより、プログラムの記述が
明解なものとした格別なブローグラマプルコントローラ
を提供できる。
る条件文を図形化することにより、プログラムの記述が
明解なものとした格別なブローグラマプルコントローラ
を提供できる。
第1図および第2図は本発明による一実施例のコーディ
ング例を示す図および処理部の要部構成を示す回路図、
第3図は本発明が適用された一実施例の理解を容易にす
るため示したハードウェアプロ、り図である。 1・・・・・・フロクラム開発装置、2・・・・・・プ
ログラムメモリ、3・・・・・・データメモリ、4・・
・・・・処理部。 401・・・・・・インストラクションレジスタ、4o
2・・・・・・演算リレーバッファーレジスタ、 5.
5’川・・・II!、6・・・・・・B接点。
ング例を示す図および処理部の要部構成を示す回路図、
第3図は本発明が適用された一実施例の理解を容易にす
るため示したハードウェアプロ、り図である。 1・・・・・・フロクラム開発装置、2・・・・・・プ
ログラムメモリ、3・・・・・・データメモリ、4・・
・・・・処理部。 401・・・・・・インストラクションレジスタ、4o
2・・・・・・演算リレーバッファーレジスタ、 5.
5’川・・・II!、6・・・・・・B接点。
Claims (1)
- 【特許請求の範囲】 1 算術計算を処理する能力を備えたプログラマブルコ
ントローラにおいて、条件文をリレーシーケンスシンボ
ルに擬似化した命令体系を有するようにしたことを特徴
とするプログラマブルコントローラ。 2 前記命令体系を、前記算術演算結果を意味づけた複
数のビットをオンオフしてなる演算リレーを設けるとと
もに、複数ビットの意味を条件として修飾した接点の開
閉によって以降に記述されたプログラムの実行状態を制
御するようにした特許請求の範囲第1項のプログラマブ
ルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14623585A JPS628205A (ja) | 1985-07-03 | 1985-07-03 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14623585A JPS628205A (ja) | 1985-07-03 | 1985-07-03 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628205A true JPS628205A (ja) | 1987-01-16 |
Family
ID=15403158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14623585A Pending JPS628205A (ja) | 1985-07-03 | 1985-07-03 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991003008A1 (fr) * | 1989-08-25 | 1991-03-07 | Fanuc Ltd | Systeme de commande de programmes pour unite de commande programmable |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5434730A (en) * | 1977-08-24 | 1979-03-14 | Mitsubishi Electric Corp | Arithmetic unit |
-
1985
- 1985-07-03 JP JP14623585A patent/JPS628205A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5434730A (en) * | 1977-08-24 | 1979-03-14 | Mitsubishi Electric Corp | Arithmetic unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991003008A1 (fr) * | 1989-08-25 | 1991-03-07 | Fanuc Ltd | Systeme de commande de programmes pour unite de commande programmable |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870010438A (ko) | 정보 처리장치 | |
| JPS6351287B2 (ja) | ||
| JPS5849881B2 (ja) | デ−タシヨリソウチ | |
| US5963446A (en) | Extended relay ladder logic for programmable logic controllers | |
| JPS628205A (ja) | プログラマブルコントロ−ラ | |
| KR950009687B1 (ko) | 프로그램어블 로직 콘트롤러용 고속 래더명령 처리장치 | |
| JPH0321923B2 (ja) | ||
| GB1596115A (en) | Programmable controller | |
| US4688193A (en) | Bit processing utilizing a row and column ladder sequence | |
| JPS56140409A (en) | Processing system for power failure and power restoration in sequence control device | |
| JPH1011117A (ja) | プログラマブルコントローラ | |
| KR920005228B1 (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
| JP3651099B2 (ja) | プログラマブルコントローラ | |
| JPS6240538A (ja) | デ−タ処理装置 | |
| JPS63280333A (ja) | マイクロプログラム制御装置 | |
| JPS6019018B2 (ja) | デ−タ処理システム | |
| JPH0353321A (ja) | 情報処理装置 | |
| JP2813277B2 (ja) | シーケンス制御プログラム作成方法 | |
| JP2938831B2 (ja) | 遅延分岐制御方法及び回路 | |
| JPS61223903A (ja) | シ−ケンス制御システム | |
| JPS60195608A (ja) | シ−ケンサの入力制御方法 | |
| JPS573151A (en) | Test system for 1-chip microcomputer | |
| JPS5933504A (ja) | シ−ケンス制御装置 | |
| JPS6338732B2 (ja) | ||
| JPS62172401A (ja) | プログラマブルコントロ−ラ |