JPS6282322A - 容量式差圧伝送器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、圧力などの物理量の変化に基づく変位を静電
容量を介して電気信号に変換する容量式差圧伝送器に係
り、特にセンサの周辺に形成される分布容量の影響を排
除した容量式差圧伝送器に関する。

〈従来技術〉 かかる容量式差圧伝送器は、各種のプロセスのＲｉａｔ
または圧力などを静電容量の変化として侠出し、これを
電気信号に変換の上、遠方の受信部などへ伝送するとき
などに用いられている。

この様な従来の容量式差圧伝送器の１例を第６図に示し
、これＫついて説明する。

移動電極１０と対向して固定電極１１．１２が配置され
、センサ容１政として機能する静電容量ｃ＋、Ｃｚが形
成されている。また、移動電極１０とケースとの間てけ
分布容量Ｃ９が形成されている。

静を容量ｃ＋とＣ２の接続点はインバータＧ１の入力端
に接続され、その出力端と入力端との間には定値電流制
限回路ＣＣ，が負帰還接続されている。インバータＧ１
の出力端ＨｎビットのカウンタＣＴ１の入力端ＣＬに接
続され、その出力端ＱｎけナントゲートＧ２を介して静
電容量Ｃ，の第１電極を形成する固定電極１１に接続さ
れ、同時にインバータＧ３、ナントゲートＧ４を介して
靜醒答鼠Ｃ２の第２電極を形成する固定電極１２に接続
されている。更に、ナントゲートＧ２．　Ｇ４の入力の
他端はインバータＧｌの出力端と接続されている。

この様な構成によりナントゲートＧ２と静電容量Ｃ１と
でインバータＧ１への第１の正帰還ループ、ナントゲー
トＧ４と静亀容ｆｆ１ｃ２とでインバータＧ１への第２
の正帰還ループを形成し、これ等のループをカウンタＣ
Ｔ、の出力によりナントゲートＧ２．Ｇ４を介して交互
りこ切替えて発振を継続させている。カウンタＣＴ、の
出力はフィルタ回路ＦＣ，により平滑する。

いま、第７図（４）に示す様にナントゲートＧ２の出力
伍）全ハイレベル°Ｈ１とし、ここに電圧十Ｅが生じて
いるときは、その立上りにより静′直容量ｃ１と分布容
積Ｃ４と静電容＠ｃｚとの合成容量Ｃｔが直列に充電さ
れ、インバータＧ、の入力端は急激に一定電圧に達し第
７図（Ｂ）の通り、はぼ垂直に立上る。従っテ、インバ
ータＧ、ノスレッンユホールドレベルｖＴＨを基準とし
た分布容量Ｃ３の廂子電圧の変化”１０は次式で示され
る。

このときインバータＧ１の出力ｔｃ＋　ｎローレベルＩ
ＬＩになっているが、インバータＧｌの入出力端間に定
値電流制限回路ＣＣ１が接続されているので、分子５ｇ
ｔｃ３および静電容量ｃｚの光成電荷は定値電流制限回
路ＣＣ，およびインバータＧｌの出力インビーダンスを
介して直ちて放１１Ｅｋ開始する。しかし、この放？１
ｉてよる放電電流１は定値電流制限回路ｃｃ、　ｉ＋こ
より一定の直流値に規制されるので、第７図（Ｂｌ　＆
こ示す様にインバータＧ１の入力端の電圧は直線的に低
下する。スレッシュホールドレベルｖＴＨまで減少する
に必要とされる放電時間ｔｌｏ　は次式から得られる。

Ｉ　ｔｌｏ　＝　　ｅｌｏ　　（（４＋　Ｃｔ）　　　
　　　　　　　　　　　　　　　（２）（１１，（２）
式から ｔｏｏ　＝　ＣＩ　　　　　　　　　　　　　（３）と
なる。

インバータＧ、のスレッシュホールドレベル”ＴＨに電
圧か低下すると、インバータＧ、の出力（Ｃ）は反訳し
、°Ｈ“レベルとなる（第７図（Ｃ））結果、ナントゲ
ートＧ２の出力（３）は°Ｌルベルとなり、インバータ
ｑの入力端の１４圧は（１）式と同値で逆極性の値’　
１０となる。この後、定値電流１セ１］限回路ＣＣ１に
より逆極性の放電が直線的に行なわれる。この結果、イ
ンバータＧ、のスレッシュホールドレベル”ＴＨＫ達す
るとインバータＧ１の出力（Ｃ１は第７図（ＣＩに示す
ように反転する。この逆極性の放電も一定値の電流ｉで
行なわれるので、放電時間ｔ’ＩＱもｔｌｏ　　と等し
くなり ｔｏｏ　＝　ｔ’＋ｏ　　　　　　　　　　　　　（４
）となる。

これ等の関係は、カウンタＣＴ１による所定値のカウン
トの後、カウンタＣＴ、の出力Ｖこより静電容ｆｃ２側
に切替えられても同様であるので、次式が成立する。

ｔ２ｏ　＝　Ｃ２、（５１ 従って、カウンタＣＴ、の出力Ｑｎから得られるパルス
信号の°１４°期間は静電容量ｃｌに、°Ｌ′期間は静
電容量ｉｔｃｚに対応したものとなり、これをフィルタ
回Ｅ　ＦＣ，で平均化すれば、パルス信号のデーティ比
に関連したＣ、　／（Ｃ，＋　Ｃ２）の演算結果となる
。

この演算結果は、移動電極ｌＯの変位つｔり差圧（ＰＨ
−ＰＬ　Ｊ　ｌで比例した値を与える、しかも分布容量
Ｃ３は除去されている。

〈発明が解決しようとする問題点〉 しかしながら、移動電極１０とケースとの間に分布する
分布容量Ｃ８は従来技術により除去することはできるが
、移動電極１０と変換回路との間に形成される分布容量
、例えば第６図に示すように定値電流制限回路ＣＣｉの
両端に分布容量Ｃｓｏが形成されると誤差となる。分布
容＊　Ｃｓｏが定値電流制限回路ＣＣ，の両端に形成さ
れた場合には、（１）式を考慮すると静電容量Ｃ，側に
切替えた場合と静電容量Ｃ２側に切替えた場合とで生ず
るインバータＧ、の入力端のと圧変化ｅｔｏと６２０　
とが異なるため、定値電流制限回路ＣＣ１を分布容量Ｃ
８ｏでバイパスして流れる電流が靜龜容ｆＣ１側とＣ２
側で異なることになり誤差要因を形成する欠点がある。

〈間リハ点を解決するための手段〉 この発明は、以上の問題点、を解決し、史に靜電容量ｃ
、　＋　Ｃ２の相対的Ｔ化蕾全マイクロコ／ビーータ内
部の数値化されたデータとして取得するため、差圧に応
じて変化する第１および第２センサ容徽と、この七ノサ
容硼の各一端が接続された共通接続点に入力端が接続さ
れ所定の閾値を越えた入力重圧の変化に応答して出力レ
ベルを変える検出ゲート手段と、この検出ゲート手段の
出力レベルの変化に応答して共通接続点へ負帰還電流を
供給する負帰還手段と、検出ゲート手段の出力レベルの
変化Ｋｌみ込むマイクロコンピュータと、このマイクロ
コンビーータによって一方が選択され第１および第２セ
ンサ容量へ検出ゲート手段の出力レベルの変化を伝達し
第１および第２センサ容量の各他端を励振する第１およ
び第２励振ゲートと、マイクロコンピュータからのデジ
タル信号ラミ圧信号に変換し第１および第２励振ゲート
へ電圧信号を伝達して第１および第２センサ容量に対す
る励振振幅に変調を加えるためのデジタル・アナログ変
換器と、マイクロコンビーータから外部へ信号を発信す
るための伝送手段とを具備し、マイクロコンピータは検
出ゲート手段からの第１および第２センサ容量の容量値
に関連した第１および第２の出力レベルの変化を読み込
みこれ等の読込値が一致するようにデジタル・アナログ
変換器へのデジタル信号全操作して対応するデジタル信
号全伝送手段に供給する構成としたものである。

〈実施例〉 以下、本発明の実施例について図面に基づき説明する。

第１図は本発明の一実施例を示す全体のブロック図であ
る１、移動電極１０け検出ゲート手段としてのバッファ
ゲートＧ５の入力端に接続されており、その出力端はイ
ンバータＧ６と定値電流制限回路ｃｃＩを介してバッフ
アゲ−）Ｇ５の入力端に負帰還接続されている。

また、バッフアゲ−）Ｇ５の出力端はマイクロコンピー
タμＣ０ＩｖＩの入力端にライ／１３：！ｉ−介して接
続されている。マイクロコンピュータｌＪｃＯＭからは
ライン１４．１５が引き出され、それぞれ励振ゲートと
して機能するアンドグー）　Ｃ７，Ｃ８の入力の一端に
接続されている。

アンドゲートＧ７．Ｇ８の入力の他端はそれぞれバッフ
ァゲートＧ５の出力端と接続されている。アンドゲート
Ｇ７　、　ＧＢの各出力端はそれぞれ固定電極１１゜１
２と接続され、第１のループ（バッファゲートＧ５−ア
ンドゲートＣ７−靜電容量（’Ｉ　　／Ｚノファゲート
Ｇ！、）で第１の正帰還回路が形成され、第２のループ
（バッファゲートＧ５−アンドゲートＧ８−静電容量ｃ
ｚ−バッファゲートＧ５）で第２の正帰還回路が形成さ
れる。これ等のループはマイクロコンピュータμＣＯＭ
からのライン１４．１５を介してアンドゲートＧ７．Ｇ
Ｂの入力の一端に与えられるループ切換信号ＬＳ、　、
　ＬＳ２　によりいずれかに切換えられる。

マイクロコンピュータＩＣ０Ｍはライン１３ヲ介して与
えられる静電容１−Ｃ１およびＣ２の容量値ンて関連し
たバッファゲートＧ５の出力レベルの変化を読み込みこ
れ等の読込値が一致するようにデジタル・アナログ変換
器ＤＡＣへデジタル信号を送出する。デジタル・アナロ
グ変換器１）ＡＣはデジタル信号を対応するアナログの
可変電圧Ｖに変換しアンドゲー）　Ｃ７、Ｇｇを付勢す
る。

アンドゲートＧ７　＋　Ｇｇけ例えばＣ−ＭＯＳデバイ
スが使用され、その論理出力レベルは付勢邂圧値＋Ｅと
Ｖ、あるいはＶ、−Ｅで提供される。可変電圧Ｖは付勢
される固定の電圧士Ｅの範囲の中にある値である。

マタ、マイクロコンピータμＣＯＭは前記のデジタル信
号に対応する値を出力回路ＯＣに出力しライン１６を介
して遠方Ｋ例えば４〜２０ｍＡの電流として電流伝送す
る。

更ＫＸ移＠電極１０とバッファゲートＧ５の出力端ある
いはインバータＧ６の出力端との間には、それぞれ分布
容量　Ｃｓ＋　＋　Ｃ３２が一般に形成されている。

なお、バッファゲートＧ５、ナントゲートＧ６はＣ−Ｍ
ＯＳデバイスで構成され、±Ｅの固定の電圧で付勢され
ている。

第２図は第１図におけるマイクロコンピュータＩＪｃＯ
Ｍの内部の構成を示したブロック図である。

ライン１３には静電容ｉｔｃ＋を選択した周波数信号と
静電容ｉｃｚを選択した周波数信号とが選択的に発生す
るが、これ等の周波数イｇ号は内部クロックへ同期させ
て伝達するだめの閤期化回路ＳＹＣて入力され内部クロ
ックＣＬＫ２との同期がとられ、積算カウンタＣＴ２で
計数されてパスＢＵＳへ送出される、積算カウンタＣＴ
２け、１００ＫＨｚ　以下の周波数信号を積算して１ミ
リ秒毎に読込む場合には、そのビットサイズを８ビツト
とすれば良い。

ＲＯＭはプログラムメモリ、ＲＡＭはデータメモリであ
り、マイクロプロセッサＣＰＵけデータメモリＲＡＭに
格納でれたデータなどを用いてプログラムメモＩＪ　Ｒ
ＯＭにしたがって必要な演算を行なう。

クロック発生器ＣＬＧより発生するクロック信号ＣＬＫ
、はマイクロプロセッサＣＰＵに入力され、これにより
マイクロプロセッサＣＰＵが歩進される。また、クロッ
ク信号ＣＬＫ、、　’ｉ７リングカウンタＲＣＴにより
ステノブダウンして内部クロックＣＬＫ２とされ、これ
を入出力操作のクロック信号として使用する。

更に１　リングカウンタＲＣＴの任意の出力端よりクロ
ック信号ＣＬＫ３がマイクロプロセッサＣＰＵに入力さ
れ、これによりマイクロプロセッサＣＰＵの人出カサ−
ビスのリアルタイム割込のタイミングを与える。ライン
１３からの周波数信号が３０〜１００ＫＨｚ程度の場合
は、ＣＬＫ、　、　ＣＬＫ２　、　ＣＬＫ、としてそれ
ぞれ１“、ＩＪ（ｚ　、　　２００　Ｋ＋（ｚ　　、　
ＩＫＨｚなどの値が選定される。

マイクロコンピュータＣＰＵはライン１３からの静イ容
：＃Ｃ＋　、　Ｃ２に各々対応した周波数信号ｆ、　、
　ｆ２を入力し、これ等の周波数信号ｆｌ　、　ｆ２が
一致する可変電圧ｖｌ出力するように信号処理をしてパ
スＢＵＳ　’ｚ介して出カポ−）ＯＰへ出力するっ出カ
ポ−）ＯＰはマイクロコンピータからのデータ全車にラ
ッチするだけである。

出カポ−）ＯＰからのデータを受けて可変電圧Ｖを出力
するデジタル・アナログ変換器ＤＡＣはレートマルチプ
ライヤＲＭ　、インバータＧ９、アントゲ−”１０　％
　オアゲートＧＩ＋　％平滑回路ＦＣ２で構成されてい
る。

出カポ−）　ＯＰからのデータＤＳＥＴは例えばり、、
Ｄ２〜ＤＩ２　の１２ビツト構成とされ、このうちり、
　、　Ｄ２〜ＤＩｌの１１とノドかレートマルチプライ
ヤＲＭにセットされる。レートマルチグライヤＲＭはそ
の入力端ｉｎに内部クロックＣＬＫ２を受けこｎｖｃセ
、トされたデータＤＩ　＋　Ｄ２〜ＤＩ！　で与えられ
るデジタル値／２１１を乗算して出力端ＯＵＴに出力す
る。レートマルチプライヤＲＭは入出力の位相が反転す
る形式のもの、例えばＴＣ４５２７ＢＰ　Ｃ東芝）など
の市販のＣＭＯＳデバイス全用い６ことができる。

出力ボートｏＰからのデータＤＳＥＴのうちデータＤＩ
２はインバータＧ９ｆｒ、介してアンドゲートＧＩＯの
入力の一端に印加され、その入力の他ＭＫは内部クロッ
クＣＬＫ２が印加されている。オアゲートＧ１、の入力
の一端はアンドゲートＧＩｏの出力端と接続され、その
入力の他端はレートマルチプライヤＲＭの出力端と接続
されている。オアゲートＧ１１の出力はフィルタ回路Ｆ
Ｃ２に印加されデータＤ８゜Ｔに対応したアナログの可
変電圧ｖｌ出力する。っなお、オアゲートＧ１１、アン
ドゲートＧＩＯ％　インバータＧ、などは電圧士Ｅで付
勢されている。

マイクロプロセッサＣＰＵは出カポ−）ＱＰを介して２
ビツトのループ切換信号ＬＳ、　、　　ＬＳ２　ｅライ
ン１４、１５に送出し、これにより正ＰＩ！還回路の選
択を行なうつ 次に、以上の如く構成された第１図および第２図に示す
実施例の動作について説明する。

先ず、第１図に示す全体の構成にもとづく動作を第３図
に示す波形図を用いて説明する。

マイクロコンピュータ−ＪｃＯＭからのループ切換信ド 号ＬＳ、　、　　ＬＳ２　　（第３図（ホ）、（へ）〕
によりアンゲートＧ７あるいはＣ８が相補的に開閉され
、静電容量ｃ＋側あるいはＣ２側のいずれかのループが
選択されてアントゲ−）　Ｇｙ　＋　Ｇｓの出力端には
第３図（ハ）に）に示すような１Ｅ圧が出力される。

この正帰還のループのいずれかが選択された状態で、バ
ンファゲー）Ｇｓの出力レベルが第３図（ロ）の如く変
化すると、アングー）　Ｃ７あるいはＣ８を介してバッ
ファゲートＧｓの入力端には正あるいは負の電圧変化ｅ
＋　（＝ａ’＋　）　、Ｃ２（＝　ｅ’２）が第３図（
イ）に示すように生ずる。この場合に生ずる電圧変化”
ＩｎＣ２はバッファゲートＧ５の入力端への各容量ｔｔ
−介しての電荷移動を考慮すると次式の如くなる。

この電圧変化Ｊ＋ｅ２け、インバータＧ６と定値電流制
限回路ＣＣ，ｋ介してバクファゲートＧ５の入力端に定
電流１により第３図（イ）に示す様に一定の傾斜で時間
ｔ、　（＝　ｔ＋、　）、ｔ２　（＝　ｔ’２　）を要
して負帰還サレ、ハッ７ア’Ｉ’　−トＧ５のスレシ璽
ルドレペルへ引き戻される。この場合の時間ｔ！＋ｔ２
け、以上の説明から次式の如くなる。

ｔ、　＝６．　（Ｃ１＋Ｃ２＋Ｃ，＋Ｃ，，＋ｃ、２）
／ｉ　　　　　　（８）ｔ２　：＝Ｃ２（Ｃ１＋Ｃｚ＋
Ｃ３”Ｃａ＋　”　ｃ３□）／ｉ　　　　　　　（”’
ここで、ライン１３上に生ずる各静電容−４ｙｔ　ｃ、
　ｌ　”２に対応する周波数信号’Ｉ＋ｆ２が一致する
ように可変電圧ＶをアンドゲートＧ７１Ｇ８に印加する
よりにマイクロコンピュータμＣＯＭが制御するが、こ
れはｔｌ＝ｔ２になるようにすることを意味するので、
式（６）〜（９）とｔ１＝ｔ２なる条件を用いて次式を
得る。

ここで、静′亀容量ｃ１．ｃ２はＣ８を差圧ΔＰがゼロ
のときの静電容量とするとに！を定数として次式で示さ
れる。

これ等の式を００式に代入すると、 ｖ　二　Ｋ買　】三】・　Δｐ　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　Ｑコかとなり、
可変電圧Ｖは差圧ΔＰに比例する。しかもこの（至）式
には移動電極１０と変換回路との間の分布容ｉ＆”ｓｒ
　ｌ　Ｃ８２が含まれておらず、これ等の分布容量の影
響が除去されている。

なお、第３図（ロ）はバッファゲートの出力波形、第３
図（ト）はインバータＧ６の出力波形をそれぞれ示して
いる。

次に第２図に示すマイクロコンピュータＩＪｃＯＭおよ
びその周辺の動作を第４図と第５図に示す波形図を用い
て説明する。

ループ切換信号ＬＳ、あるいはＬＳ２により静電容量ｃ
＋側あるいはＣ２側のいずれかの正帰還回路が選択され
て周波数信号ｆ、あるいはｆ２（第４図（イ））が同期
化回路ＳＹＣに入力され内部クロックＣＬＫ２（第４図
（ロ）２との同期がとらｆＬ、積算カウンタＣＴ２の入
力端ＣＬへ入力される（第４図（ハ））。積算カウンタ
ＣＴ２の各ビットの出力端Ｑ１．Ｑ２〜Ｑ８にはＣＬ大
入力対応して第４図に）〜（ト）Ｋ示す各出力が生ずる
。

この様にして積算カウンタＣＴ２の出力端Ｑ１．Ｑ２〜
９６に生じた各出力はマイクロプロセッサＣＰＵが第４
図（イ）で示すクロック信号ＣＬＫ３で示すタイミング
で読込む。この読込みは周波数信号ｆｌあるいはｆ２に
対して各々２０回の繰り返しで行なえば、信号周波数１
００ＫＨｚを数値２０００として扱うことになり、充分
な分解能が得られる。

読込まれた周波数信号ｆｌ＋ｆ２に対してこれ等の値が
一致する可変電圧Ｖをアナログ・デジタル変換器ＤＡＣ
より出力するようにマイクロプロセッサＣＰＵは演算し
て出カポ−）ＯＰｉ介してデジタルのデータＤＳＡＬＴ
　全インバータＧ９およびレートマルチプライヤＲＭへ
出力する。

第５図はアナログ・デジタル変換器ＤＡＣの各部の波形
金示している。特に、この場合はＤＩｌ　〜Ｄ１のデー
タが全ビットｌの状態において、データＤ１２が０から
１へ変化したときの各部の波形を示している。Ｄ１□は
デジタルのデータＤｓＥＴの正負を決める。第５図（ロ
）に示すようにデータＤ１２がゼロの状態ではアンドゲ
ートＧ、。の出力端にはクロック信号ＣＬＫ２がそのま
ま出力され（第５図（ハ））、レートマルチプライヤＲ
Ｍの出力端ＯＵＴには第５図（ロ）に示すようにクロッ
ク信号ＣＬＫ２の位相を反転した出力が得られる。従っ
て、オアゲー）　Ｇ、ｌ　の各入力端【ではクロック信
号ＣＬＫ２とこれを反転したクロック信号が印加される
ので、その出力端には＋Ｅの電圧が生ずる。データＤ１
２がルベルの状態に反転すると、アンドゲートＧｌｏの
出力は０レベルに維持され（第５図（ハ））、オアゲー
トＧ１１の出力にはレートマルチプライヤＲＭの出力（
第５図に）〕がそのまま発生する（第５図（ホ）う。従
って＋Ｅと−Ｅの電圧が交互に発生し、その平均値はほ
ぼゼロになる。

以上の点を踏まえてデータＤＩ２〜Ｄ１の値の２進表示
とオアゲートＧｌ、の出力の平均電圧Ｖとの関係を示せ
ば次の様になる。

すなわち、可変電圧ＶはＤＩ２〜Ｄ１のデジタルデータ
に付勢電圧値Ｅｆ：乗じた値に比例しており、Ｋ２を定
数（＝　１／２ンとすれば、 ｖ”　ＤＳＥＴ’Ｅ’Ｋｚ　　　　　　　　　　（１４
となる。αＪ、０４式から となり、差圧ΔＰはデジタルのデータとしてマイクロコ
ンピュータμＣＯＭ内に得られる。このデータＤＳＥＴ
は出力回路ＱＣを介してライン１６に出力される。

〈発明の効果〉 以上、実施例とともに具体的に説明したように本発明に
よれば、移動電極と変換回路との間に形成される分布容
量を除去すると共に差圧の変化に比例した出力をデジタ
ル化して出力することができ、精度の高い容差式差圧伝
送器が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す全体構成図、第２図は
第１図におけるマイクロコンピュータおよびその周辺の
構成を示すブロック図、第３図は第１図に示す実施例の
各部の波形を示す波形図、第４図は第２図における入力
部の波形を示す波形図、第５図は′１ｌｃｚ図における
アナログ・デジタル変換器の各部の波形を示す波形図、
第６図は従来の各州式差圧伝送器の構成を示すプロ７り
図、第７図は第６図ておける各部の波形を示す波形図で
ある。 １０・・・移＠電極、１１．１２・・・固定？Ｔｃ極、
Ｇ５・・・バッファゲーと、Ｇ６・・・インバータ、Ｃ
７，Ｃ８・・・アンドゲーと、ＣＣ１・・・定値電流１
別限回路、Ｃ１，Ｃ２・・・静成容凌、Ｃｓｏ　Ｃ５Ｉ
Ｉ　Ｃ４２・・・分布容量、μＣＯＭ・・・マイクロコ
ンピータ、ＤＡＣ・・・デジタル・アナログ変換器、ｏ
ｃ・・・出力回路。

Claims (1)

【特許請求の範囲】
1. 差圧に応じて変化する第１および第２センサ容量と、こ
   のセンサ容量の各一端が接続された共通接続点に入力端
   が接続され所定の閾値を越えた入力電圧の変化に応答し
   て出力レベルを変える検出ゲート手段と、この検出ゲー
   ト手段の出力レベルの変化に応答して前記共通接続点へ
   負帰還電流を供給する負帰還手段と、前記検出ゲート手
   段の出力レベルの変化を読み込むマイクロコンピュータ
   と、このマイクロコンピュータによって一方が選択され
   前記第１および第２センサ容量へ前記検出ゲート手段の
   出力レベルの変化を伝達し前記第１および第２センサ容
   量の各他端を励振する第１および第２励振ゲートと、前
   記マイクロコンピュータからのデジタル信号を電圧信号
   に変換し前記第１および第２励振ゲートへ電圧信号を伝
   達して前記第１および第２センサ容量に対する励振振幅
   に変調を加えるためのデジタル・アナログ変換器と、前
   記マイクロコンピュータから外部へ信号を発信するため
   の伝送手段とを具備し、前記マイクロコンピュータは前
   記検出ゲート手段からの前記第１および第２センサ容量
   の容量値に関連した第１および第２の前記出力レベルの
   変化を読み込みこれ等の読込値が一致するように前記デ
   ジタル・アナログ変換器への前記デジタル信号を操作し
   て対応するデジタル信号を前記伝送手段に供給すること
   を特徴とする容量式差圧伝送器。