JPS6282453A - 入出力制御システム - Google Patents
入出力制御システムInfo
- Publication number
- JPS6282453A JPS6282453A JP22273685A JP22273685A JPS6282453A JP S6282453 A JPS6282453 A JP S6282453A JP 22273685 A JP22273685 A JP 22273685A JP 22273685 A JP22273685 A JP 22273685A JP S6282453 A JPS6282453 A JP S6282453A
- Authority
- JP
- Japan
- Prior art keywords
- input
- peripheral control
- unit
- control device
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 71
- 230000006870 function Effects 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 240000002853 Nelumbo nucifera Species 0.000 description 7
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 7
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システム内の入出力制御システムに関
し、特に高信条n性が要求される入出力制御システムに
関する。
し、特に高信条n性が要求される入出力制御システムに
関する。
従来、この種の入出力制御システ1. i:t、例えば
第3図に示すようにプロセラ41′1ニツ1−51.メ
モリユニツト52および中央処理装置等の一1AI7装
置に接続された入出力ポートユニソ[・53とコンソー
ル等の下位装置に接続された入出力ポートユニット54
等の複数の入出力ポートユニットがアドレスバス55.
データバス56.制御ハス57の共通バスを介して接続
された構成の周辺制御装置を複数個集合した構造を有し
、これら複数の周辺制御装置はそれぞれ独立しており、
有機的な関係は持たされていなかった。
第3図に示すようにプロセラ41′1ニツ1−51.メ
モリユニツト52および中央処理装置等の一1AI7装
置に接続された入出力ポートユニソ[・53とコンソー
ル等の下位装置に接続された入出力ポートユニット54
等の複数の入出力ポートユニットがアドレスバス55.
データバス56.制御ハス57の共通バスを介して接続
された構成の周辺制御装置を複数個集合した構造を有し
、これら複数の周辺制御装置はそれぞれ独立しており、
有機的な関係は持たされていなかった。
ところで、上述した従来の周辺制御装置において、例え
ばプロセッサユニット51に障害が発生した場合、周辺
制御装置としての全機能が停止]二してしまい、障害が
発生した周辺制御装置に接続された下位装置は全て入出
力制御システムから使用できなくなるといら欠点があっ
た。この欠点を補う方法とj−て、F(r+装置を複数
のI」辺制御装置の入出カポ−1に接kA lyその伺
和からもアクセス可能に所謂りI−1スニ1−ル化する
方法があるが、クロス:1−ルの機能がない下位装置に
ついては良い対策は稈案さ4′1ていなかった。
ばプロセッサユニット51に障害が発生した場合、周辺
制御装置としての全機能が停止]二してしまい、障害が
発生した周辺制御装置に接続された下位装置は全て入出
力制御システムから使用できなくなるといら欠点があっ
た。この欠点を補う方法とj−て、F(r+装置を複数
のI」辺制御装置の入出カポ−1に接kA lyその伺
和からもアクセス可能に所謂りI−1スニ1−ル化する
方法があるが、クロス:1−ルの機能がない下位装置に
ついては良い対策は稈案さ4′1ていなかった。
本発明Letこのような従来の問題点を解決し7たもの
で、イの[」的は、ある周辺制?ff1l装置に障害が
発イ1し7その1・位装置をその周辺制御装置から制御
できIc <なっても、り11スコ一ル化手法によらず
に他の周i71制御装置からその下位装置の制御を可能
とずろ、二とにより、人出力制御システノ、の高信頼1
11を僅保イーるごl−(:二ある。
で、イの[」的は、ある周辺制?ff1l装置に障害が
発イ1し7その1・位装置をその周辺制御装置から制御
できIc <なっても、り11スコ一ル化手法によらず
に他の周i71制御装置からその下位装置の制御を可能
とずろ、二とにより、人出力制御システノ、の高信頼1
11を僅保イーるごl−(:二ある。
本発明は上記問題点を解決するために、プロセッサユニ
ット、メモリュニソl−,複数の人出力ホ−1−−1−
二ノ)が共通ハスを介して接続された構成の同種の周辺
制御装置を複数個有ずろ入出力制御システムにおいて、 周辺制御装置内の所定のハスと別の同種の周辺制御装置
内の所定のハスとを結合状態まへ〇、1分ア11状態に
切換える第1の切換141段上、前記周辺制御装置内の
前記複数の人出力ボートユニソ[のうr)所定の上位装
置が接続される入出力ボートユニノトと該周辺制御装置
内の他のユニットとの0?f記共通ハスを介し7た)弱
続状態を結合状態または分頗(状ttii tこ切IQ
える第2の切換手段とを設ける。
ット、メモリュニソl−,複数の人出力ホ−1−−1−
二ノ)が共通ハスを介して接続された構成の同種の周辺
制御装置を複数個有ずろ入出力制御システムにおいて、 周辺制御装置内の所定のハスと別の同種の周辺制御装置
内の所定のハスとを結合状態まへ〇、1分ア11状態に
切換える第1の切換141段上、前記周辺制御装置内の
前記複数の人出力ボートユニソ[のうr)所定の上位装
置が接続される入出力ボートユニノトと該周辺制御装置
内の他のユニットとの0?f記共通ハスを介し7た)弱
続状態を結合状態または分頗(状ttii tこ切IQ
える第2の切換手段とを設ける。
周辺制御装置内の所定のハス61別の同種の固辺制御袋
i6内の所定のハスとが分離されるように第1の切換1
段を切換え、周辺制御装置内の所定の入出力ポートユニ
ノトがj!、3!IIハスを介し7て他のユニソ1−に
接Uiさ4′するよう乙こ第2の()1喚丁段を切換え
ろと、従来と同様C1′:各周辺制御装;6が分離さね
た構成となり、各周辺制御装置に接続された前記所定の
下(*″ff装置の周辺制御装置のブ11セソ勺コーユ
ソトで制御される。
i6内の所定のハスとが分離されるように第1の切換1
段を切換え、周辺制御装置内の所定の入出力ポートユニ
ノトがj!、3!IIハスを介し7て他のユニソ1−に
接Uiさ4′するよう乙こ第2の()1喚丁段を切換え
ろと、従来と同様C1′:各周辺制御装;6が分離さね
た構成となり、各周辺制御装置に接続された前記所定の
下(*″ff装置の周辺制御装置のブ11セソ勺コーユ
ソトで制御される。
ある周辺制御装置の例えばブ■セソサユニソlに障害が
発生した場合、障害の発生した周辺制御装置の所定のT
−荀装置が接続されている入出カポ−1−Lニットをl
1ii記第2の切換手段により障害の発l目7た周辺制
御装置から切離し、第1の切換手段により別の()を全
な周辺制御装置4の共通ハスに接続することにより、そ
の健全な周辺制御装置内のプロセソ→トユニソトを使用
してその所定のF位装;りを制御することができる。
発生した場合、障害の発生した周辺制御装置の所定のT
−荀装置が接続されている入出カポ−1−Lニットをl
1ii記第2の切換手段により障害の発l目7た周辺制
御装置から切離し、第1の切換手段により別の()を全
な周辺制御装置4の共通ハスに接続することにより、そ
の健全な周辺制御装置内のプロセソ→トユニソトを使用
してその所定のF位装;りを制御することができる。
(実施例]
第1図は本発明の人出力制御システムの実施例の要部ブ
ロック1ヌ1、第2図は第1図の入出力制御システJ、
を含む情報処理システムの実施例のブロック図である。
ロック1ヌ1、第2図は第1図の入出力制御システJ、
を含む情報処理システムの実施例のブロック図である。
情報処理システJ、は、第2図に示すように、上位装置
である中央処理装置40と、主記憶装置41と、中央処
理装置40に接続された2個の周辺制御装置1.2から
構成される入出力制御システムとから構成されており、
周辺制御装置1には下位装置42゜43が接続され、周
辺制御装W2には下位装W44゜45が接続されている
。また、周辺制御装置1と周672制御装置2との間に
はバス切換手段3が設けられている。
である中央処理装置40と、主記憶装置41と、中央処
理装置40に接続された2個の周辺制御装置1.2から
構成される入出力制御システムとから構成されており、
周辺制御装置1には下位装置42゜43が接続され、周
辺制御装W2には下位装W44゜45が接続されている
。また、周辺制御装置1と周672制御装置2との間に
はバス切換手段3が設けられている。
上記周辺制御装WI c、1、第1図に承ず、1′うに
グロセノザユニソト20.メモリュニノl−21、中央
処理装置40に接続された入出力ボートユユソ[22゜
下位装ff42.43に接続された人出力ポートユニノ
ト23.24およびこれらを接続する三つのハス即らア
ドレスバスII、データバス+2.制御ハスI3を含み
、また入出力ボートユニソ1−24をプロセッサユニッ
ト20等の他のユニットと切離し或いは結合するための
バス切換手段4が設けられている。また、周辺制御装置
2は、システ1、構成に応して入出力ボートユニソトの
構成数が周辺制御装置1と異なる場合があるだけで基本
的には回し形態を有し、プロセッサユニット30.メモ
リ1ニソl−31,中央処理装置40に接続された入出
カポ−トコ、ニット32゜下位装置tt44.45に接
続された入出力ボートユニソ)33.34およびこれら
を接続するアドレスバス14゜データバス+5.制御バ
ス16から構成される。また、人出力ポートユニット3
4をプロセッサユニット30等の他のユニソ1−と切幻
離j、或いば結合するためのハス切換手段5が設けられ
ている。
グロセノザユニソト20.メモリュニノl−21、中央
処理装置40に接続された入出力ボートユユソ[22゜
下位装ff42.43に接続された人出力ポートユニノ
ト23.24およびこれらを接続する三つのハス即らア
ドレスバスII、データバス+2.制御ハスI3を含み
、また入出力ボートユニソ1−24をプロセッサユニッ
ト20等の他のユニットと切離し或いは結合するための
バス切換手段4が設けられている。また、周辺制御装置
2は、システ1、構成に応して入出力ボートユニソトの
構成数が周辺制御装置1と異なる場合があるだけで基本
的には回し形態を有し、プロセッサユニット30.メモ
リ1ニソl−31,中央処理装置40に接続された入出
カポ−トコ、ニット32゜下位装置tt44.45に接
続された入出力ボートユニソ)33.34およびこれら
を接続するアドレスバス14゜データバス+5.制御バ
ス16から構成される。また、人出力ポートユニット3
4をプロセッサユニット30等の他のユニソ1−と切幻
離j、或いば結合するためのハス切換手段5が設けられ
ている。
また、内辺制御装置1と周辺制御装置2におけるデータ
バス12とデータバス15、制御バス13と制御バス1
6は、ハス切換手段3により切り離し或いは結合するこ
とが可能である。なお、本実施例ででアルレスバス11
とアドレスバス14との切離し或いは結合をバス切換手
段3で行なわせないのは、人出力ボートユニソト24.
34が本実施例の場合アドレスバス11.14に接続さ
れていない為であり、人出力ホーt−ユニット24.3
4がアドレスバス11゜14にも接続される場合にはハ
ス切換手段3においてアドレスバス11とアドレスバス
14との切離し或い4才結合をも行なわせるように構成
される。
バス12とデータバス15、制御バス13と制御バス1
6は、ハス切換手段3により切り離し或いは結合するこ
とが可能である。なお、本実施例ででアルレスバス11
とアドレスバス14との切離し或いは結合をバス切換手
段3で行なわせないのは、人出力ボートユニソト24.
34が本実施例の場合アドレスバス11.14に接続さ
れていない為であり、人出力ホーt−ユニット24.3
4がアドレスバス11゜14にも接続される場合にはハ
ス切換手段3においてアドレスバス11とアドレスバス
14との切離し或い4才結合をも行なわせるように構成
される。
通常、ハス切換手段3はバス12.13とバス15゜1
6を切^11ずように切換えられており、バス切換手段
4.5は入出力ボート24.34を他のユニットに接続
するように切換えられている。従って、二つの周辺制御
装置1.2は独立に各々の入出力制御動作を行なってい
る。ここで、周辺制御装置1におけるプロセッサユニッ
ト20には入出力ポートユニットのデバイス番号として
人出力ポートユニット22〜24以外に少なくとも一つ
のダミーデバイス番号が予め割当てられ、また周辺制御
装置2のプロセッサユニット30も同様に少なくとも一
つのダミーデバイス番号を有する。
6を切^11ずように切換えられており、バス切換手段
4.5は入出力ボート24.34を他のユニットに接続
するように切換えられている。従って、二つの周辺制御
装置1.2は独立に各々の入出力制御動作を行なってい
る。ここで、周辺制御装置1におけるプロセッサユニッ
ト20には入出力ポートユニットのデバイス番号として
人出力ポートユニット22〜24以外に少なくとも一つ
のダミーデバイス番号が予め割当てられ、また周辺制御
装置2のプロセッサユニット30も同様に少なくとも一
つのダミーデバイス番号を有する。
今、例えば周辺制御装置Iの人出カポ−]・ユニット2
4に接続される下位装置をシステJ−運用に不可欠な装
置、例えばシステムコンソールと考えると、周辺制御装
置1が故障した場合システム全体が使用不可能になるこ
とが考えられる。しかし、本実施例では以下のように動
作してシステムの継続使用が可能である。
4に接続される下位装置をシステJ−運用に不可欠な装
置、例えばシステムコンソールと考えると、周辺制御装
置1が故障した場合システム全体が使用不可能になるこ
とが考えられる。しかし、本実施例では以下のように動
作してシステムの継続使用が可能である。
初期状態では、入出力ボートユニソト24に接続されて
いるシステムコンソールは、プロセッサユニット20の
制御のもとで動作している。この状態で、周辺制御装置
1のプロセッサユニット20またはメモリユニット21
等に障害が発生したために周辺制御装置lの機能が停止
日7たとする。その際、上位装置である中央処理装置4
0は、周辺制御装置1各部に設けられた図示しないハー
ドウェアのエラーを検出するエラー検出回路の検出出力
によってセソY・されるエラーインディケータフリソプ
フロンプ(E I F)の情報を図示しない診断バス等
を介して収集しこれを解読する等の異常検出機能により
周辺制御装置1の異常箇所を認識し、異常箇所がプロセ
ッサユニット20等で周辺制御装置1の動作を継続させ
ることができないと判断したときは、図示しない信号線
等を経由してバス切換手段4を切換えて入出力ポートユ
ニット24を周辺制御装置1の他のユニットから切離す
と共に、バス切換手段3も切換えて入出力ポートユニッ
ト24を周辺制御装置2のデータバス15.制御バス1
6に接続する。そして、中央処理装置40は入出力ポー
トユニット24に接続されたシステムコンソールをアク
セスする際の経路を周辺制御装置1側から周辺制御装置
2側に切換え、人出力ポートユニット24のシステムコ
ンソールを周辺制御袋N2のプロセッサユニット30の
制御のもとで動作させる。この場合、周辺制御装置2の
プロセッサユニソ1−30は入出力ポートユニット24
のデバイス番号として予め用意されたダミーデバイス番
号を割当てて制御を行なう。
いるシステムコンソールは、プロセッサユニット20の
制御のもとで動作している。この状態で、周辺制御装置
1のプロセッサユニット20またはメモリユニット21
等に障害が発生したために周辺制御装置lの機能が停止
日7たとする。その際、上位装置である中央処理装置4
0は、周辺制御装置1各部に設けられた図示しないハー
ドウェアのエラーを検出するエラー検出回路の検出出力
によってセソY・されるエラーインディケータフリソプ
フロンプ(E I F)の情報を図示しない診断バス等
を介して収集しこれを解読する等の異常検出機能により
周辺制御装置1の異常箇所を認識し、異常箇所がプロセ
ッサユニット20等で周辺制御装置1の動作を継続させ
ることができないと判断したときは、図示しない信号線
等を経由してバス切換手段4を切換えて入出力ポートユ
ニット24を周辺制御装置1の他のユニットから切離す
と共に、バス切換手段3も切換えて入出力ポートユニッ
ト24を周辺制御装置2のデータバス15.制御バス1
6に接続する。そして、中央処理装置40は入出力ポー
トユニット24に接続されたシステムコンソールをアク
セスする際の経路を周辺制御装置1側から周辺制御装置
2側に切換え、人出力ポートユニット24のシステムコ
ンソールを周辺制御袋N2のプロセッサユニット30の
制御のもとで動作させる。この場合、周辺制御装置2の
プロセッサユニソ1−30は入出力ポートユニット24
のデバイス番号として予め用意されたダミーデバイス番
号を割当てて制御を行なう。
同様にして周辺制御装置2に障害が発生した場合、人出
力ポートユニット34をハス切換手段5により周辺制御
装置2の他のユニットから切り離し、バス切換手段3に
より周辺制御装置tのハスに結合することにより、中央
処理装置40は入出力ポートユニット34に接続された
下位装置を周辺制御装置1のプロセッサ部20の制御の
もとで動作させることができる。
力ポートユニット34をハス切換手段5により周辺制御
装置2の他のユニットから切り離し、バス切換手段3に
より周辺制御装置tのハスに結合することにより、中央
処理装置40は入出力ポートユニット34に接続された
下位装置を周辺制御装置1のプロセッサ部20の制御の
もとで動作させることができる。
なお、以−にの実施例においては、周辺制御装置1.2
における一つの人出力ポートユニットのみの接続桟えを
行なう構成としたが、複数の入出力ボートユニソトの接
続桟えを行なうようにしても良く、また例えばバス切換
手段5を省略し周辺制御袋Wl側の入出力ポートユニッ
トのみの接続桟えを行なう構成としても良い。
における一つの人出力ポートユニットのみの接続桟えを
行なう構成としたが、複数の入出力ボートユニソトの接
続桟えを行なうようにしても良く、また例えばバス切換
手段5を省略し周辺制御袋Wl側の入出力ポートユニッ
トのみの接続桟えを行なう構成としても良い。
以上説明したように、本発明によれば、ある周辺制御装
置の障害のためその周辺制御装置下の特定の17位装置
が使用できなくなっても、その特定のF位装置を切換手
段により障害系より切離し、他の周辺制御装置のバスに
結合することができるので、1■−常光の周辺制御装置
を通じてその特定のF位装置を制御することができ、ク
ロスコール手法によらずとも下位装置について可用性の
高い入出力制御システj、を実現できる効果がある。
置の障害のためその周辺制御装置下の特定の17位装置
が使用できなくなっても、その特定のF位装置を切換手
段により障害系より切離し、他の周辺制御装置のバスに
結合することができるので、1■−常光の周辺制御装置
を通じてその特定のF位装置を制御することができ、ク
ロスコール手法によらずとも下位装置について可用性の
高い入出力制御システj、を実現できる効果がある。
第1図は本発明の入出力制御システムの実施例の要部ブ
IIツク図、 第2図は第1図の人出力制御システムを有する情報処理
システムの実施例のブロック図および、第3図(」従来
の入出力制御システムを構成する周辺制御装置のブロッ
ク図である。 【、2は周辺制御装置、3〜5はバス切換手段、20、
30はブI」セッサユニット、21.31はメモリュニ
ソl−122〜24.32〜34は人出力ポートユニッ
トである。
IIツク図、 第2図は第1図の人出力制御システムを有する情報処理
システムの実施例のブロック図および、第3図(」従来
の入出力制御システムを構成する周辺制御装置のブロッ
ク図である。 【、2は周辺制御装置、3〜5はバス切換手段、20、
30はブI」セッサユニット、21.31はメモリュニ
ソl−122〜24.32〜34は人出力ポートユニッ
トである。
Claims (1)
- 【特許請求の範囲】 プロセッサユニット、メモリユニット、複数の入出力ポ
ートユニットが共通バスを介して接続された構成の同種
の周辺制御装置を複数個有する入出力制御システムにお
いて、 周辺制御装置内の所定のバスと別の同種の周辺制御装置
内の所定のバスとを結合状態または分離状態に切換える
第1の切換手段と、 前記周辺制御装置内の前記複数の入出力ポートユニット
のうち所定の下位装置が接続される入出力ポートユニッ
トと該周辺制御装置内の他のユニットとの前記共通バス
を介した接続状態を結合状態または分離状態に切換える
第2の切換手段とを具備したことを特徴とする入出力制
御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22273685A JPS6282453A (ja) | 1985-10-08 | 1985-10-08 | 入出力制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22273685A JPS6282453A (ja) | 1985-10-08 | 1985-10-08 | 入出力制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282453A true JPS6282453A (ja) | 1987-04-15 |
Family
ID=16787092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22273685A Pending JPS6282453A (ja) | 1985-10-08 | 1985-10-08 | 入出力制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6941752B2 (en) | 2002-10-15 | 2005-09-13 | Toyota Jidosha Kabushiki Kaisha | Stator support device and torque converter including the same |
-
1985
- 1985-10-08 JP JP22273685A patent/JPS6282453A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6941752B2 (en) | 2002-10-15 | 2005-09-13 | Toyota Jidosha Kabushiki Kaisha | Stator support device and torque converter including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| US20010030942A1 (en) | Cross-bar switch system with redundancy | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JP3858696B2 (ja) | 多重化制御システム及びその多重化方法 | |
| JPS6282453A (ja) | 入出力制御システム | |
| JP4731364B2 (ja) | 多重化制御システム及びその多重化方法 | |
| JP3015538B2 (ja) | 電子計算機の二重化方式 | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JP4574761B2 (ja) | インタフェース装置 | |
| JP3085239B2 (ja) | 基本処理装置の二重化方式 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPS6321217B2 (ja) | ||
| JPS6155699B2 (ja) | ||
| JPH02173852A (ja) | バス診断装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0622020B2 (ja) | 二重化情報処理システムにおける周辺バス制御装置 | |
| JPS6113627B2 (ja) | ||
| JPH0581056A (ja) | 電子計算機の二重化方式 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH096638A (ja) | 二重化計算機システム及びその切り替え装置 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPS63131234A (ja) | 診断制御方式 | |
| JPH04257931A (ja) | 計算機システム | |
| JPH04252344A (ja) | コンピュータシステム |