JPS6284542A - Ｍｏｓ半導体回路装置 - Google Patents
Ｍｏｓ半導体回路装置Info
- Publication number
- JPS6284542A JPS6284542A JP60224296A JP22429685A JPS6284542A JP S6284542 A JPS6284542 A JP S6284542A JP 60224296 A JP60224296 A JP 60224296A JP 22429685 A JP22429685 A JP 22429685A JP S6284542 A JPS6284542 A JP S6284542A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor circuit
- polysilicon
- circuit device
- mos semiconductor
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＭＯＳ半導体回路における破壊防止用の入力
保護回路に関するものである。
保護回路に関するものである。
〔従来の技術］
ＭＯＳ半導体回路においては、−役にゲート絶縁膜が数
百Ａ程度の非常に薄い酸化膜で形成さ八ているため、外
部より過大なサージ電圧が印加された場合にこのゲート
酸化膜が絶縁破壊を起こし、致命不良となる恐れがある
。
百Ａ程度の非常に薄い酸化膜で形成さ八ているため、外
部より過大なサージ電圧が印加された場合にこのゲート
酸化膜が絶縁破壊を起こし、致命不良となる恐れがある
。
そのためＭＯ３半導体回路においては、その入力端子に
サージ電圧による破壊？防止するための入力保護回路が
付いていることがほとんどである。
サージ電圧による破壊？防止するための入力保護回路が
付いていることがほとんどである。
従来の入力保護回路としては例えば第３図に示すような
ものがある。同図においてｌａ、 ｌｂはＭＯＳ半導体
回路の入力端子、２ａ、２ｂは不純物打ち込み層あるい
はポリシリコンによって形成された抵抗、３は電源側へ
のサージ吸収用ダイオード、４は接地側へのサージ吸収
用ダイオード、５ａ、５ｂは入力端子からの信号を受け
るＭＯＳトランジスタである。
ものがある。同図においてｌａ、 ｌｂはＭＯＳ半導体
回路の入力端子、２ａ、２ｂは不純物打ち込み層あるい
はポリシリコンによって形成された抵抗、３は電源側へ
のサージ吸収用ダイオード、４は接地側へのサージ吸収
用ダイオード、５ａ、５ｂは入力端子からの信号を受け
るＭＯＳトランジスタである。
第３図のｌａ、２ａあるいはｌｂ、２ｂ付近について、
実際のＭＯＳ半導体回路でのレイアクトパターンを示し
たのが第２図である。同図において、１はアルミボンデ
ィングパッド、２ｔ／′ｉポリシリコンあるいは不純物
打ち込み屑、７はガラスコート窓、８は下敷ポリシリコ
ン、９はアルミと抵抗２の接合コンタクトである。
実際のＭＯＳ半導体回路でのレイアクトパターンを示し
たのが第２図である。同図において、１はアルミボンデ
ィングパッド、２ｔ／′ｉポリシリコンあるいは不純物
打ち込み屑、７はガラスコート窓、８は下敷ポリシリコ
ン、９はアルミと抵抗２の接合コンタクトである。
次に動作について説明する。第３図（ａ）に示した入力
保護回路はＣＭＯ３半導体回路でよく用いられる入力保
護回路である。入力端子１ａ上り印加されるサージ電圧
は、抵抗２ａと、トランジスタ５ａのゲート容量、浮遊
容量等の容量できまる時定数に従って、トランジスタ仝
ａのゲートに印加される。
保護回路はＣＭＯ３半導体回路でよく用いられる入力保
護回路である。入力端子１ａ上り印加されるサージ電圧
は、抵抗２ａと、トランジスタ５ａのゲート容量、浮遊
容量等の容量できまる時定数に従って、トランジスタ仝
ａのゲートに印加される。
ダイオード３．４はこのゲートに印加される電圧がゲー
ト絶縁破壊電圧に達する前にサージ電圧を吸収し、ゲー
トに破壊電圧以上の電圧がかからないようクランプダイ
オードの役目をする。
ト絶縁破壊電圧に達する前にサージ電圧を吸収し、ゲー
トに破壊電圧以上の電圧がかからないようクランプダイ
オードの役目をする。
ダイオード３Ｆｉ正櫃件のサージ電圧に対するクランプ
ダイオードとして働き、ダイオード４は負極性のサージ
電圧に対するクランプダイオードとして働く。
ダイオードとして働き、ダイオード４は負極性のサージ
電圧に対するクランプダイオードとして働く。
次に第３図（ｂ）に示した入力保護回路は、片チャネル
のＭＯ３半導体回路等で用いられている入力保護回路で
ある。動作は第１図（ａ）の場合とほぼ同じであるが、
この場合は常にオフ状態のトランジスタ６が正負両極性
のサージ電圧に対するクランプの役目をする。
のＭＯ３半導体回路等で用いられている入力保護回路で
ある。動作は第１図（ａ）の場合とほぼ同じであるが、
この場合は常にオフ状態のトランジスタ６が正負両極性
のサージ電圧に対するクランプの役目をする。
［発明が解決しようとする問題点］
従来の入力保護回路は以上のような構成となっており、
前記の抵抗としては不純物打ち込みによって形成された
Ｐ＋あるいはＮ“層、又はポリシリコンが用いられてい
る。Ｐ＋あるいｒｉＮ層を用いた場合、過大なサージ電
圧により不純物打ち込み層を半導体基板との闇に形成さ
れるＰＮ接合が破壊されやすいという問題があった。
前記の抵抗としては不純物打ち込みによって形成された
Ｐ＋あるいはＮ“層、又はポリシリコンが用いられてい
る。Ｐ＋あるいｒｉＮ層を用いた場合、過大なサージ電
圧により不純物打ち込み層を半導体基板との闇に形成さ
れるＰＮ接合が破壊されやすいという問題があった。
又抵抗としてポリシリコンを用いた場合、放熱が悪いた
めにサージ電圧によりポリシリコンが溶断するという問
題がありｆｅ。
めにサージ電圧によりポリシリコンが溶断するという問
題がありｆｅ。
この発明は上記のような従来の入力保護回路の欠点を除
去し、より大きなサージ電圧に耐え得るような入力保護
回路を提供することを目的としている。
去し、より大きなサージ電圧に耐え得るような入力保護
回路を提供することを目的としている。
〔発明の実施例］
以下、この発明の一実施例を図について説明する。第１
図においてｌ、２．７．８．９１ｄ ｉＱ図と同じく、
それぞれアルミボンディングパッド、ポリシリコン又は
不純物打ち込み層による抵抗、ガラスコート窓、下敷ポ
リシリコン、接合コンタクトである。１０がこの発明の
要件をなすもので、アルミボンディングパッド１とド放
ポリシリコン８を接続する接合コンタクトとなっている
。このような構造にすることにより、外部より印加され
たサージ電圧のエネルギーが、抵抗２のみに集中せず下
敷ポリシリコン８にも分数することになり、抵抗２の破
壊、溶断が起こりにくく、なる。
図においてｌ、２．７．８．９１ｄ ｉＱ図と同じく、
それぞれアルミボンディングパッド、ポリシリコン又は
不純物打ち込み層による抵抗、ガラスコート窓、下敷ポ
リシリコン、接合コンタクトである。１０がこの発明の
要件をなすもので、アルミボンディングパッド１とド放
ポリシリコン８を接続する接合コンタクトとなっている
。このような構造にすることにより、外部より印加され
たサージ電圧のエネルギーが、抵抗２のみに集中せず下
敷ポリシリコン８にも分数することになり、抵抗２の破
壊、溶断が起こりにくく、なる。
次にこの発明の他の実施例を第２図に示す。この場合は
、接合コンタク）１０により外部からの入力信号が下敷
ポリシリコン層を経由して内部へ入力される。一般にサ
ージ電圧のエネルギーはアルミボンディングパッドに近
い所に集中しゃすいが、このような構造にすることによ
り、サージエネルギーの集中しやすい部分を、チップ面
積を増やすことなく大面積のポリシリコンで構成するこ
とができサージ破壊耐量が向上する。
、接合コンタク）１０により外部からの入力信号が下敷
ポリシリコン層を経由して内部へ入力される。一般にサ
ージ電圧のエネルギーはアルミボンディングパッドに近
い所に集中しゃすいが、このような構造にすることによ
り、サージエネルギーの集中しやすい部分を、チップ面
積を増やすことなく大面積のポリシリコンで構成するこ
とができサージ破壊耐量が向上する。
〔発明の幼果１
以上のように、この発明によればアルミポジディグバン
ドと下敷ポリシリコンを接続したととにより外部よりの
サージ電圧のエネルギーを分散させることができ、チッ
プ面積を増やすことなく、破壊耐量の大きな入力保護回
路が得られる。
ドと下敷ポリシリコンを接続したととにより外部よりの
サージ電圧のエネルギーを分散させることができ、チッ
プ面積を増やすことなく、破壊耐量の大きな入力保護回
路が得られる。
第１図ｒよ本発明の入力保護回路の一実施例、第２図は
本発明の他の実施例、第３図は従来の入力保護回路、第
４図はそのレイアクト図である。 １％ｌａ、 ｌｂはアルミボンディングパッド、２．２
ａ。 ２ｂは抵抗、３．４はサーＳ″吸収用ダイオード、５ａ
、５ｂはトランジスタ、６Ｉｒ１オフトランジスタ、７
はガラスコート窓、８Ｆｉ下敷ポリシリコン、９．１０
は接合コンタクトである。
本発明の他の実施例、第３図は従来の入力保護回路、第
４図はそのレイアクト図である。 １％ｌａ、 ｌｂはアルミボンディングパッド、２．２
ａ。 ２ｂは抵抗、３．４はサーＳ″吸収用ダイオード、５ａ
、５ｂはトランジスタ、６Ｉｒ１オフトランジスタ、７
はガラスコート窓、８Ｆｉ下敷ポリシリコン、９．１０
は接合コンタクトである。
Claims (1)
- 半導体内部の信号を外部に接続するためのアルミボンデ
ィングパッドと、前記ボンディングパッドの下に絶縁膜
を介して配置された下敷ポリシリコン層を有し、前記ボ
ンディングパッドと下敷ポリシリコン層が少なくとも一
個所以上で接続されていることを特徴とするＭＯＳ半導
体回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224296A JPS6284542A (ja) | 1985-10-08 | 1985-10-08 | Ｍｏｓ半導体回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224296A JPS6284542A (ja) | 1985-10-08 | 1985-10-08 | Ｍｏｓ半導体回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284542A true JPS6284542A (ja) | 1987-04-18 |
Family
ID=16811547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224296A Pending JPS6284542A (ja) | 1985-10-08 | 1985-10-08 | Ｍｏｓ半導体回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284542A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007000073A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機 |
| JP2007000074A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機の照明構造 |
| JP2007000075A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機の照明構造 |
| JP2010259442A (ja) * | 2010-07-16 | 2010-11-18 | Kubota Corp | 収穫機 |
-
1985
- 1985-10-08 JP JP60224296A patent/JPS6284542A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007000073A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機 |
| JP2007000074A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機の照明構造 |
| JP2007000075A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機の照明構造 |
| JP2010259442A (ja) * | 2010-07-16 | 2010-11-18 | Kubota Corp | 収穫機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692781A (en) | Semiconductor device with electrostatic discharge protection | |
| CN1104743C (zh) | 半导体集成电路 | |
| JPH06163824A (ja) | 半導体集積回路 | |
| JPS6134967A (ja) | Ｖｌｓｉ集積回路装置用の入力保護構成体 | |
| JPH0336926A (ja) | 電子回路の過電圧保護装置 | |
| JPS641067B2 (ja) | ||
| JPS6146986B2 (ja) | ||
| US5504361A (en) | Polarity-reversal protection for integrated electronic circuits in CMOS technology | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPS6284542A (ja) | Ｍｏｓ半導体回路装置 | |
| JPH0290570A (ja) | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 | |
| JPS622704B2 (ja) | ||
| JPS5834958A (ja) | 入力保護装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JPH07235609A (ja) | 電界効果トランジスタの保護装置 | |
| JP2509300B2 (ja) | 半導体装置の入力回路 | |
| JPS61190973A (ja) | 静電破壊防止素子 | |
| JPS62279675A (ja) | 半導体集積回路の保護回路 | |
| JPS61129855A (ja) | 半導体集積回路 | |
| JPS6265360A (ja) | 半導体集積回路装置 | |
| JPH01304763A (ja) | 半導体集積回路装置 | |
| JPS61263253A (ja) | 半導体保護装置 | |
| JPH02133965A (ja) | ゲート保護装置 | |
| JPS6355871B2 (ja) |