JPS6284553A - 光センサ−デバイスの作成方法 - Google Patents
光センサ−デバイスの作成方法Info
- Publication number
- JPS6284553A JPS6284553A JP60223926A JP22392685A JPS6284553A JP S6284553 A JPS6284553 A JP S6284553A JP 60223926 A JP60223926 A JP 60223926A JP 22392685 A JP22392685 A JP 22392685A JP S6284553 A JPS6284553 A JP S6284553A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- electrode
- protective film
- contact hole
- optical sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、サーマル、ハイブリッドIC等の機能素子、
更にはa−8i等倍光センサー等の光センサーデバイス
の作成方法に関する。
更にはa−8i等倍光センサー等の光センサーデバイス
の作成方法に関する。
従来技術
従来、この主の光センサーデバイス、例えばコプレナー
型のa−Si等倍光センサーの作成方法としでは、第6
図に示すようなものがある。まず、同図(a)に示すよ
うにガラス等の基板1上にa−8iのビット2を形成し
、同図(b)に示すようにこのビット2上に全面的に電
極金属膜3を形成し、これを同図(Q)に示すようにパ
ターン化して電極4を形成する。そして、同図(d)に
示すように層間絶縁膜5を形成してコンタクトホール6
をパターン形成し、この上に同図(e)に示すように多
層電極金属膜7を形成して同図(f)に示すようにこれ
をパターン化して多層電極8を形成し、最後に同図(g
)に示すようにSi、N4等による保護膜9を形成する
ものである。−このようにして、ビット2と電極4等に
よるセンサ一部10と電極4と電極8とによる多層配線
部11とが形成される。
型のa−Si等倍光センサーの作成方法としでは、第6
図に示すようなものがある。まず、同図(a)に示すよ
うにガラス等の基板1上にa−8iのビット2を形成し
、同図(b)に示すようにこのビット2上に全面的に電
極金属膜3を形成し、これを同図(Q)に示すようにパ
ターン化して電極4を形成する。そして、同図(d)に
示すように層間絶縁膜5を形成してコンタクトホール6
をパターン形成し、この上に同図(e)に示すように多
層電極金属膜7を形成して同図(f)に示すようにこれ
をパターン化して多層電極8を形成し、最後に同図(g
)に示すようにSi、N4等による保護膜9を形成する
ものである。−このようにして、ビット2と電極4等に
よるセンサ一部10と電極4と電極8とによる多層配線
部11とが形成される。
ところが、このような従来方式による場合、電極4の形
成後、即ち第6図(Q)以降の各加工工程においてビッ
ト2が特性劣化、電気的応答の悪化、不純物準位の増加
等のダメージを受けるとともに。
成後、即ち第6図(Q)以降の各加工工程においてビッ
ト2が特性劣化、電気的応答の悪化、不純物準位の増加
等のダメージを受けるとともに。
センサーの剥離等が発生することになる。これは、各工
程においてビット2が薬液(HF、HNO,。
程においてビット2が薬液(HF、HNO,。
CH3CO0H,レジスト、ポリイミド、有機溶剤、水
等)や雰囲気(N2.高温時の空気、03.プラズマ中
、真空及び不純物に、Na、Ca等)に直接的に晒され
ることにより、化学的ないしは物理的或いは機械的にダ
メージを受けるからである。
等)や雰囲気(N2.高温時の空気、03.プラズマ中
、真空及び不純物に、Na、Ca等)に直接的に晒され
ることにより、化学的ないしは物理的或いは機械的にダ
メージを受けるからである。
特に、第6図に示したようなa−8iを用いたセンサー
によるビット2の場合には、このようなダメージを受け
ることにより、光感度の劣化、光応答性の劣化、電気応
答の劣化、光感度S/N(明/暗)比の劣化及び環境耐
久試験(信頼性テスト)の劣化が認められたものである
。
によるビット2の場合には、このようなダメージを受け
ることにより、光感度の劣化、光応答性の劣化、電気応
答の劣化、光感度S/N(明/暗)比の劣化及び環境耐
久試験(信頼性テスト)の劣化が認められたものである
。
目的
本発明は、このような点に鑑みなされたもので、各加工
工程において光電変換材料のビットにダメージを与える
ことがなく、その特性劣化を防止することができる光セ
ンサーデバイスの作成方法を提供することを目的とする
。
工程において光電変換材料のビットにダメージを与える
ことがなく、その特性劣化を防止することができる光セ
ンサーデバイスの作成方法を提供することを目的とする
。
構成
本発明は、上記目的を達成するため、基板上に光電変換
材料のビットを形成した後、このビット上に無機物又は
有機物による保護膜を形成し、この保護膜の前記ビット
に対する電極取出し部にコンタクトホールを形成し、こ
のコンタクトホールを介して電極を引出したことを特徴
とするものである。
材料のビットを形成した後、このビット上に無機物又は
有機物による保護膜を形成し、この保護膜の前記ビット
に対する電極取出し部にコンタクトホールを形成し、こ
のコンタクトホールを介して電極を引出したことを特徴
とするものである。
以下、本発明の第一の実施例を第1図及び第2図に基づ
いて説明する。本実施例は、コプラナー型a −S i
等倍光センサーに適用したものである。
いて説明する。本実施例は、コプラナー型a −S i
等倍光センサーに適用したものである。
まず、第1図(a)に示すようにガラス等の絶縁性基板
12上に光電変換材料としてのa−8i膜を形成してこ
れをパターン化し、センサー用のビット13を形成する
。次に、同図(b)に示すようにビット13上を含めて
基板12全面に保護膜14を形成する。この保護膜14
としては無機物、有機物のいずれでもよいが、例えばS
i、N、やSio2等が用いられる。そして、このよう
に保護膜14でビット13を保護した状態で以後の加工
工程を行なう。まず、同図(c)に示すようにこの保護
膜14のビット13に対する電極取出し部にコンタクト
ホール15を所望のパターンで形成し、このような保護
膜14上に同図(d)に示すように電極金属膜16を形
成して、これを同図(e)に示すようにパターン化して
ビット13に対する電極17を形成する。そして、同図
(f)に示すように層間絶縁膜18を形成してコンタク
トホール19をパターン形成するとともに、この上に多
層電極金属膜を形成してこれをパターン化して多層電極
20を形成するものである。このようにして、ビット1
3と電極17等によるセンサ一部21と電極17と電極
20とによるマトリックス状の多層配線部22とが形成
される。
12上に光電変換材料としてのa−8i膜を形成してこ
れをパターン化し、センサー用のビット13を形成する
。次に、同図(b)に示すようにビット13上を含めて
基板12全面に保護膜14を形成する。この保護膜14
としては無機物、有機物のいずれでもよいが、例えばS
i、N、やSio2等が用いられる。そして、このよう
に保護膜14でビット13を保護した状態で以後の加工
工程を行なう。まず、同図(c)に示すようにこの保護
膜14のビット13に対する電極取出し部にコンタクト
ホール15を所望のパターンで形成し、このような保護
膜14上に同図(d)に示すように電極金属膜16を形
成して、これを同図(e)に示すようにパターン化して
ビット13に対する電極17を形成する。そして、同図
(f)に示すように層間絶縁膜18を形成してコンタク
トホール19をパターン形成するとともに、この上に多
層電極金属膜を形成してこれをパターン化して多層電極
20を形成するものである。このようにして、ビット1
3と電極17等によるセンサ一部21と電極17と電極
20とによるマトリックス状の多層配線部22とが形成
される。
ここで、コンタクトホール15の形状は例えば第2図(
a)〜(c)に示すような山形の凹凸形状、三角形状の
凹凸形状、半円形状等のパターンにて形成される。この
ような凹凸形状のコンタクトホール15とすることによ
り、そのエツチングレートに差が生じてくさび状の部分
のエツチングレートが遅くなるので、コンタクトホール
15の端部が傾斜面となり、電極17の段切れを防止し
得る。
a)〜(c)に示すような山形の凹凸形状、三角形状の
凹凸形状、半円形状等のパターンにて形成される。この
ような凹凸形状のコンタクトホール15とすることによ
り、そのエツチングレートに差が生じてくさび状の部分
のエツチングレートが遅くなるので、コンタクトホール
15の端部が傾斜面となり、電極17の段切れを防止し
得る。
このように、本実施例方式によれば、ビット13が保護
膜14により覆われているので、各加工工程でのこのビ
ット13に対するダメージを軽減できる。そして、セン
サ一部21は最初からこのような保護膜14により保護
されているので、この保護膜14として無機物、有機物
の何れを用いても多層配線部22の加工に際してはフォ
トリソグラフィ法により加工でき、広く選択できる。
膜14により覆われているので、各加工工程でのこのビ
ット13に対するダメージを軽減できる。そして、セン
サ一部21は最初からこのような保護膜14により保護
されているので、この保護膜14として無機物、有機物
の何れを用いても多層配線部22の加工に際してはフォ
トリソグラフィ法により加工でき、広く選択できる。
つづいて、本発明の第二の実施例を第3図により説明す
る。前記実施例で示した部分と同一部分は同一符号を用
いて説明する。本実施例は、コンタクトホール15が形
成された保護膜14上全面に電極金属膜16を形成−し
た後、これをセンサ一部21の電極17としてパターン
形成する前に、多層配線部22を先にパターン形成する
ようにしたものである。
る。前記実施例で示した部分と同一部分は同一符号を用
いて説明する。本実施例は、コンタクトホール15が形
成された保護膜14上全面に電極金属膜16を形成−し
た後、これをセンサ一部21の電極17としてパターン
形成する前に、多層配線部22を先にパターン形成する
ようにしたものである。
本実施例によれば、前記実施例の場合よりもビット13
部分が保護膜14により完全に保護されることになり、
パターン化工程等におけるエッチャント、光等によるダ
メージが防止される。又、更に細部パターン化する場合
であっても、その細線の剥離を防止することもできる。
部分が保護膜14により完全に保護されることになり、
パターン化工程等におけるエッチャント、光等によるダ
メージが防止される。又、更に細部パターン化する場合
であっても、その細線の剥離を防止することもできる。
つぎに、第4図及び第5図により本発明の第三の実施例
を説明する。本実施例は、基板12上にビット13を形
成した後、金属電極膜23を形成しく第4図(b)参照
)、ビット13の表面にインターデジタルやその他の形
状の取出し電極24をパターン形成するものである(同
図(c)参照)。
を説明する。本実施例は、基板12上にビット13を形
成した後、金属電極膜23を形成しく第4図(b)参照
)、ビット13の表面にインターデジタルやその他の形
状の取出し電極24をパターン形成するものである(同
図(c)参照)。
この後、第一の実施例と同様の工程により作成する。こ
れによれば、コンタクトホール15のエツチング時にそ
れが湿式でも乾式であってもa−8iによるビット13
への浸蝕を防止するエッチャントブロッキング層として
機能させることができる。この結果、ビット13への直
接的なダメージをより防止できる。
れによれば、コンタクトホール15のエツチング時にそ
れが湿式でも乾式であってもa−8iによるビット13
への浸蝕を防止するエッチャントブロッキング層として
機能させることができる。この結果、ビット13への直
接的なダメージをより防止できる。
ここに、取出し電極24の材料としては、Ni。
N i −Cr 、 Cr 、 W 、 M o 、
T iのようにHF。
T iのようにHF。
CF4を主体とする湿式又は乾式のエッチャントに対し
て耐性があり、かつ、a−8iによるビット13に対す
る電極特性がマツチングするものであればよい。又、シ
ョトキ−構成となる材料Pt。
て耐性があり、かつ、a−8iによるビット13に対す
る電極特性がマツチングするものであればよい。又、シ
ョトキ−構成となる材料Pt。
Au等であっても、a −S iに直接接触する下地材
料を選択することにより用いることができる。
料を選択することにより用いることができる。
又、本実施例における取出し電極24及びコンタクトホ
ール15の形状としては第5図に示すように形成されて
いる。
ール15の形状としては第5図に示すように形成されて
いる。
なお、これらの実施例において、前述したようにセンサ
ーデバイスとして完成させた後、その最上層に主として
多層配線部22の保護を目的とした第6図(g)に示し
たような保護層9を形成するようにしてもよい。
ーデバイスとして完成させた後、その最上層に主として
多層配線部22の保護を目的とした第6図(g)に示し
たような保護層9を形成するようにしてもよい。
効果
本発明は、上述したように光電変換材料によるビットを
初期段階で保護膜で覆ってから、以後の加工工程を行な
うようにしたので、光電変換材料部分に対する各工程で
の直接的なダメージを保護膜によって軽減させることが
でき、よって、特性等の劣化を防止して製品としての信
頼性の高いデバイスを提供できるものとなる。
初期段階で保護膜で覆ってから、以後の加工工程を行な
うようにしたので、光電変換材料部分に対する各工程で
の直接的なダメージを保護膜によって軽減させることが
でき、よって、特性等の劣化を防止して製品としての信
頼性の高いデバイスを提供できるものとなる。
第1図(a)〜(f)は本発明の第一の実施例を工程順
に示す断面図、第2図(a)〜(c)はコンタクトホー
ルの各種形状を示す平面図、第3図(a)〜(e)は本
発明の第二の実施例を工程順に示す断面図、第4図(a
)〜(g)は本発明の第三の実施例を工程順に示す断面
図、第5図はそのコンタクトホール等の形状を示す平面
図、第6図(a)〜°(g)は従来方式を工程順に示す
断面図である。 12・・・基板、13・・・ビット、14・・・保護膜
、15・・・コンタクトホール、17・・・電極吊 願
人 株式会社 リ コ 一5fπJ1−11 1、−1 代 理 人 相 木 明、−
マ、1仕とシ(l゛ J A 図 3Z図
に示す断面図、第2図(a)〜(c)はコンタクトホー
ルの各種形状を示す平面図、第3図(a)〜(e)は本
発明の第二の実施例を工程順に示す断面図、第4図(a
)〜(g)は本発明の第三の実施例を工程順に示す断面
図、第5図はそのコンタクトホール等の形状を示す平面
図、第6図(a)〜°(g)は従来方式を工程順に示す
断面図である。 12・・・基板、13・・・ビット、14・・・保護膜
、15・・・コンタクトホール、17・・・電極吊 願
人 株式会社 リ コ 一5fπJ1−11 1、−1 代 理 人 相 木 明、−
マ、1仕とシ(l゛ J A 図 3Z図
Claims (1)
- 基板上に光電変換材料のビットを形成した後、このビッ
ト上に無機物又は有機物による保護膜を形成し、この保
護膜の前記ビットに対する電極取出し部にコンタクトホ
ールを形成し、このコンタクトホールを介して電極を引
出したことを特徴とする光センサーデバイスの作成方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223926A JPS6284553A (ja) | 1985-10-08 | 1985-10-08 | 光センサ−デバイスの作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223926A JPS6284553A (ja) | 1985-10-08 | 1985-10-08 | 光センサ−デバイスの作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284553A true JPS6284553A (ja) | 1987-04-18 |
Family
ID=16805873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223926A Pending JPS6284553A (ja) | 1985-10-08 | 1985-10-08 | 光センサ−デバイスの作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284553A (ja) |
-
1985
- 1985-10-08 JP JP60223926A patent/JPS6284553A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55163860A (en) | Manufacture of semiconductor device | |
| US4081315A (en) | Cermet etch technique | |
| JPS6284553A (ja) | 光センサ−デバイスの作成方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| US5352331A (en) | Cermet etch technique for integrated circuits | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| JP3158844B2 (ja) | 半導体素子の製造方法 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPS61174649A (ja) | 半導体装置 | |
| JPS55138856A (en) | Method of fabricating semiconductor device | |
| JPH0143476B2 (ja) | ||
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JPS61114557A (ja) | 半導体装置の製造方法 | |
| JPS6358927A (ja) | 半導体装置の製造方法 | |
| JPS61272981A (ja) | ジヨセフソン装置の製造方法 | |
| JPS61100981A (ja) | 半導体装置の製造方法 | |
| JPH01143240A (ja) | 半導体装置の製造方法 | |
| JPH05121569A (ja) | 配線形成方法 | |
| JPS61116869A (ja) | イメ−ジセンサの製造方法 | |
| JPH0468530A (ja) | 半導体装置の製造方法 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JPS59211249A (ja) | 配線形成方法 | |
| JPH03114230A (ja) | 半導体装置の製造方法 |