JPS6284609A

JPS6284609A - 差動増幅器

Info

Publication number: JPS6284609A
Application number: JP61205736A
Authority: JP
Inventors: ルディ　ヨハン　ファン　ド　プラッシェ
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1985-09-03
Filing date: 1986-09-01
Publication date: 1987-04-18
Anticipated expiration: 2011-03-27
Also published as: DE3688486D1; DE3688486T2; EP0213677A3; EP0213677A2; US4616190A; CA1257346A; EP0213677B1; JPH0831753B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、入力電圧ＶＩを増幅して一対の回路電流を発
生しその差が入力電圧ＶＩを表わすようにする差動増幅
器であって、制御点に電流を発生する電源手段と、同様
の構成にされた第１及び第２の入力増幅器とを具備し、
その各々は、第１の流れ電極、第２の流れ電極及びこれ
ら流れ電極間の電流の伝達を調整する制御電極を有して
おり、入力電圧ＶＩは上記制御電極に差動的に供給され
、上記第１電極は上記制御点を通して互いに接続され、
上記第２電極は各々回路電流を発生し、上記第２増幅器
は入力電圧ＶＩがゼロより大きな第１電圧ＶＴＨに上昇
する時に実質的にオフに切り換えられ、上記第１増幅器
は入力電圧ＶＩがゼロより小さな第２電圧ＶＴＬに下降
する時に実質的にオフに切り換えられるようにされた差
動増幅器にかかる。

従来の技術このような差動増幅器は、半導体集積回路に適している
。

演算増幅器の入力段は、典型的に、差動増幅器である。

第１図には演算増幅器の典型が示されており、一般の差
動入力段は入力信号電圧ＶＩを増幅して一対の回路電流
工１及び工２を発生し、その差が入力電圧ＶＩを表わす
ようにされる（ＩＶＩＩが著しく大きくなければ）。入
力電圧ＶＩは、ＮＰＮ入力入力トランジスタ及１Ｑ２の
ベースに差動的に供給され、それらのエミッタは、制御
点ＣＰを介して互いに接続されている。この制御点ＣＰ
と低い供給電圧ＶＬＬのソースとの間に接続された定電
流ソース７は、トランジスタＱ１及びＱ２の供給電流Ｉ
Ｔを発生する。それらのコレクタは、各々、高い供給電
圧ＶＨＨのソースに接続された減算回路８に電流工１及
び工２を発生する。回路８は、比例定数をＫとすれば、
Ｋ（Ｉｔ−Ｉ２）に実質的に等しい信号電流ＩＤを発生
する。

この差動増幅器の動作は、電圧ＶＩと共に電流ＩＤがい
かに変化するか（Ｋ＝１の場合）を示した第２図を参照
することによって容易に理解されよう。入力ＶＩがゼロ
である時には、１１＝Ｉ２＝ＩＴ／２であるから、電流
ＩＤもゼロである。ＶＩが増加した場合には、トランジ
スタＱ１が徐々に導通状態となるので、工１がＩＴに向
かって増加する。

トランジスタＱ２は徐々に非導通状態となるので工２は
同時に減少する。トランジスタＱ２はＶＩが約８０ミリ
ボルトに達した時にオフとなる。ＶＩが更に増加しても
、それ以上の増幅器の変化は生じない。ＶＩが減少する
時には逆の状態が生じる。

トランジスタＱｌは、徐々に非導通状態となり、ＶＩが
約−８０ミリボルトに達した時に実質的にオフとなる。

差動増幅器からの電流Ｉｎは、通常、この電流を容量的
に積分して出力電圧ｖＯを発生する段へ供給される。こ
の積分段は、第１図では、高利得反転増幅器９にまたが
って接続されたキャパシタＣ○として示されている。こ
のキャパシタＣ○は、利得１のフィードバックに適した
組合せを与えるように２つの段に対して周波数の補償を
行なう。キャパシタｃｏの値ＣＯは、差動段の相互コン
ダクタンスをｇｍとしそして２つの段の順方向利得が１
に下がるところの周波数をｆＯとすれば。

はゾｇｍ／２πｆＯである。

スリューレートＳは、電圧ｖＯが電圧ＶＩの大きな段階
変化に応答して変化する最大の割合である。第１図の場
合、ｖＯの変化率は、電流ＩＱがキャパシタＣ○を充電
する割合によって制限される。

ＩＤの最大値はＩＴであるから、ＳははゾＩＴ／Ｇ。

である。従って、スリューレートは、次のように表わす
ことができる。

Ｓ＝　２　ｔｃ　ｆｏ　ＩＴ　／ｇ＋ｅ　　　　　　　
　　　（１）利得１の周波数ｆｏは、典型的に約１メガ
ヘルツである。従って、Ｓは約０．３ボルト／マイクロ
秒である。これは、低すぎることが多い。

所与の値のｆｏにおいてスリューレートを増加する１つ
の方法は、第１図のトランジスタＱ１及びＱ２の各エミ
ッタにおいて点線で示されたエミッタ縮退抵抗器ＲＥＩ
及びＲＥ２を用いることによって相互コンダクタンスを
減少することである。

抵抗器ＲＥＩ又はＲＥ２の公称値をＲＥとすれば、相互
コンダクタンスは、は！１′ｇｍ／（１＋　ｇｍＲＥ）
まで下降する。スリューレートは、ｇｍＲＥだけ増加し
、その代表値は１０である。不都合なことに、抵抗器／
トランジスタの不整合によって入力のオフセット電圧が
増加する。これは、典型的に、スリューレートが改善さ
れるのとはゾ同じファクタだけ低下を招く。これは、受
は入れることができない。

ダブりニー・バーン氏は、米国特許第３，６６８．５３
８号にスリューレートを改善する別の技術を開示してい
る。該特許においては、第１図の場合の小信号相互コン
ダクタンスがはｉｇＢに等しい。バーン氏の補償キャパ
シタを充電するための最大電流は、入力電圧が大きい時
に作動状態となる別の電流路を設けることによって相当
に増加される。バーン氏によれば、ｆｏが約Ｉ　Ｍ　Ｈ
ｚの時に３０ないし４０ボルト／マイクロ秒のスリュー
レートを得ることができる。然し乍ら、このスリューレ
ートを得るためには、別の経路に沿った抵抗器が高い値
を有していなければならない。

通常の抵抗不整合によってオフセット電圧及びノイズが
増加する。更に、入力トランジスタに対して逆極性の側
部トランジスタをしようした場合には、バーン氏の装置
の高周波特性が著しく悪化する。

米国特許第４，００２，９９３号において、本発明者は
、入力電圧が低い時にエミッタ電流ソースからの電流の
一部分を入力トランジスタからそらすようなスリューレ
ート増加技術を開示している。入力電圧が大きくなった
時に感知回路によってこのそらされた電流の一部分を減
少させ、入力トランジスタに得られる電流が増加される
。これにより、スリューレートが増加される。オフセッ
ト電圧は問題でないが、感知回路が部品のばらつきに感
じてしまうので、共通モード除去率が制限される。

発明の目的そこで、本発明の目的は、入力オフセット電圧を増加せ
ずに且つ部品のばらつきに対する敏感さを減少するよう
にして差動増幅器のスリューレートを増加することであ
る。

発明の構成本発明によれば、上記電源手段は、第１及び第２の供給
電流を発生するための第１及び第２の電流ソースと、入
力電圧ＶＩが上記第１電圧ＶＴＨより高い第３電圧ＶＨ
まで上昇する時により多くの第２供給電流を上記第１増
幅器へ徐々に向けるようにすると共に、入力電圧ＶＩが
上記第２電圧ＶＴＬより低い第４電圧ＶＬまで下降する
時により多くの第１供給電流を上記第２増幅器へ徐々に
向けるようにする操向手段とを備えたことを特徴とする
。

上記操向手段は、入力電圧が第１電圧ＶＴＨから第３電
圧ＶＨまで増加する時に第１増幅器の第２電極の回路電
流の絶対値を徐々に増加させて。

信号電流の絶対値を同様に増加させる。同様に。

操向手段は、入力電圧が第２電圧ＶＴＬから第４電圧Ｖ
Ｌまで下がる時に信号電流の絶対値を徐々に増加させる
。入力電圧がＶＬ又はＶ）Ｉにある時に得られる信号電
流量の増加により出力電圧のスリューレートをより高く
することができる。

上記操向手段は、第１及び第２の抵抗器と、同様の構成
にされた第３及び第４の操向増幅器とを備え、その各々
は１．第１の流れ電極、第２の流れ電極及びその増幅器
のこれら流れ電極間の電流の伝達を調整する制御電極を
有しており、上記第３及び第４増幅器の制御電極は各々
上記第１及び第２増幅器の制御電極に接続され、上記第
３増幅器の第１電極は第１電流ソースに接続されている
と共に第１抵抗器を通して制御点に接続され、上記第４
増幅器の第１電極は第２の電流ソースに接続されると共
に第２抵抗器を通して制御点に接続されているのが好ま
しい。

第４の増幅器は、４つの同じ極性のバイポーラトランジ
スタを備えているのが好ましい。種々のトランジスタ及
び抵抗器の物理的な特性を適当に調整することにより入
力電圧の関数とは質的に異なったやり方で信号電流を変
えることができる。

これにより、差動増幅器を特定の用とに適したものとす
ることができる。

実施例以下、添付図面を参照して１本発明を一例として説明す
る。これら図面及び好ましい実施例の説明においては同
様の部品が同じ参照番号で示されている。

第３図及び第５図を参照すれば、本発明では、種々の同
様の構成の３電極増幅器が使用される。

各増幅器は、第１の流れ電極Ｅ１と、第２の流れ電極Ｅ
２と、これら流れ電極間での電流の流れを制御する制御
電極ＧＥとを有している。制御電極に流れる（もし流れ
れば）電流は、通常は、そうでない場合に流れ電極間に
流れる電流よりも非常に小さい。これにより、流れ電極
の電流に比して制御電極の電流を無視することができる
。

３電極増幅器は、単一のトランジスタであってもよい。

バイポーラトランジスタの場合には、そのエミッタ、コ
レクタ及びベースが各々第１、第２及び第３電極である
。これら電極は、絶縁ゲート又は接合型の電界効果トラ
ンジスタの場合、ソース、ドレイン及びゲートである。

然し乍ら、３電極増幅器は、１つ以上のトランジスタで
構成されてもよい。その−例は、入力トランジスタのエ
ミッタがエミッタホロワトランジスタのベースを駆動す
るバイポーラダーリントン回路である。この例では、制
御電極は、入力トランジスタのベースであり（これに接
続され）、一方、第１及び第２の流れ電極は、エミッタ
ホロワのエミッタ及びコレクタである（これらに接続さ
れる）。

幾つかの３電極増幅器を説明するのに使用する「同じ構
成」という用語は、これらが同様に相互接続された対応
素子を有すると共に各組の対応素子が同じ半導体極性の
ものであることを意味する。例えば、一対の３電極増幅
器は、その両方がＮＰＮトランジスタである場合に（た
とえ、エミッタ領域が異なっても）一般に同様の構成と
なり、これらが相補的なトランジスタの場合には同様の
構成とならない。同様に、一対のダーリントン回路は、
入力トランジスタが同じ極性であり且つエミッタホロワ
が同じ極性のものである場合に（たとえこれが入力トラ
ンジスタの極性と異なっても）「同様の構成」となる。

第３図は、高いスリューレートを得るために電流操向作
用を用いた差動増幅器を示している。

演算増幅器の入力段として使用することのできるこの差
動増幅器は、一対のはゾ同じ構成にされた３電極入力増
幅器Ａ１及びＡ２を有している。入力電圧ＶＩは、それ
らの制御電極に作動的に供給される。それらの第１電極
は、制御点ＣＰを経て互いに接続されている。回路電流
工１及びＩ２−−その差が入力ＶＩを表わす（ＩＶＩＩ
があまり大きくない限り）−一は、増幅器Ａ１及びＡ２
の第２の電極から各々供給される。

操向回路及び定電流源１１及び１２より成る電流源は、
増幅器Ａ１及びＡ２の点ＣＰに供給電流を発生する。操
向回路１０は、電源ＶＨ）ｌに接続されていて、点ＣＰ
に得られる電流を入力ＶＩに応じて制御する。電流源１
１及び１２は、回路１０と電源ＶＬＬとの間に接続され
て、各々の供給電流Ｉｚｌ及びＩｚ２を発生する。

又、差動増幅器は、電源ＶＨＨに接続された減算回路１
３も含んでいる。この回路１３は、実質的にＫ（Ｉｌ−
Ｉ２）に等しい信号電流ＩＯを発生する。

積分器１４は、電流ＩＤを容量的に積分して電圧Ｖｏを
発生する。回路１４は、例えば、第１図のような高利得
反転増幅器にまたがって接続されたキャパシタで構成す
ることができる。或いは又、積分器１４は、電流ＩＤを
搬送するラインの寄生容量であってもよい。更に、積分
器１４は。

ＩＤラインとＶＬＬ電源との間に接続されたキャパシタ
であってもよい。いずれにせよ、積分器１４と差動増幅
器との組合せは、容量をｇｍ／２πｆＯに等しくすると
いう要求を満たす。

第４ａ図及び第４ｂ図は、第３図の差動増幅器の電流操
向を理解するのに有用である。Ｋが１であると仮定すれ
ば、ＩＤ＝１１−Ｉ２である。第４ａ図は、一般的に最
適なケースＷに対し、電流工１、Ｉ２及びＩＤが電圧Ｖ
Ｉの関数としていかに変化するかを示している。第４ｂ
図は、他の２つのケースＸ及びＹに対し、工１及びＩＤ
がＶＩと共にいかに変化するかを示している。１１曲線
の下の斜線領域は、電流ソース（Ｃ，Ｓ、）１２から確
実に送られる電流１１の部分を示している。１２曲線の
下の斜線領域は、電流ソース（Ｃ，Ｓ、）１１から確実
に送られる電流Ｉ２の部分を示している。

工１及び１２曲線の下の点々領域は、電流ソース１１及
び１２から同時に送られるが特にソース１１又は１２か
ら送られると明確に示すことのできない電流を表わして
いる。Ｉｚは、Ｉｚｌ又はＩｚ２の大きさである。

差動増幅器の動作は、多数の質的に具なるレンジに入る
。電圧ＶＩは、これがＶＴＬとＶＴＩ（どの間にある時
に「小信号」レンジに入る。ＩＶＴＬＩは、典型的に約
８０ミリボルトであるＶＴＨにはゾ等しいので、、ｎ１
ＶＩｌがＶＴＨより小さい時には差動増幅器が小信号状
態となる。「大信号」レンジとは、ＩＶＩＩがＶＴ）Ｉ
より大きいことを意味する。ＩＶＬＩがはゾＶＨに等し
いことに注目すれば、大信号レンジは、ＶＴＨ＜’ＩＶ
Ｉ　ｌ　＜Ｖｌ（であるような低いサブレンジと、１Ｖ
１１１）Ｖ）Ｉであるような高いサブレンジとに分けら
れる。

増幅器Ａ１及びＡ２は、ＶＩが小信号レンジにある時に
導通状態となる。増幅器Ａ１は、ＶＩがＶＴＬより下が
った時に実質的にオフとなる。同様に、増幅器Ａ２は、
ＶＩはＶＴＨより上昇した時に実質的にオフとなる。

回路１０は、第４ａ図及び第４ｂ図に示すようにＩｖ■
１が小さい時に電流の操向を行なう。然し乍ら、電流工
１及び工２の和は、ＩＴで表わされたレベルにおいては
シ一定である。ＩＩＤ＋は、電圧ＶＩがＶＴＨに等しい
時にＩＴよりも若干大きいが、小信号状態に対する正味
の結果は、エミッタの縮退かない第１図の場合と実質的
に変わらない。

入力ＶＩが大信号レンジに入った時には大きな相違が生
じる。ＶＩがＶＴＨより上昇するにつれて、回路１０は
徐々により多くの供給電流Ｉｚ２を増幅器Ａ１に向ける
。第４ｂ図のケースＸについてＶＴＨとＶＨとの間の点
々領域で示されたように、電流ソース１１及び１２の両
方から送られた若干の電流が増幅器Ａ１にも流れる。こ
の場合、両方から送られた電流は、ＶＩがＶＨに接近す
るにつれて徐々に減少する。電流１１は、ＶＩがＶＨに
近づく時にＩｚに等しい最大値に達する。ＶＩがそれ以
上増加しても、差動増幅器には何等変化が生じない。回
路１０は、単に全ての電流Ｉｚ２を増幅器Ａ１に向ける
。又１回路１ｏは、供給電流Ｉｚｌを吸収し、オフにさ
れた増幅器Ａ１にも増幅器Ａ２にも流れない。特に、電
流Ｉｚｌは、　ＶＨＩ（電源へとそらされる。

ＶＩがＶＴＬより下がる時には逆の状態が生じる。回路
１０は、ｖ工がＶＬに達するまで徐々により多くの電流
Ｉｚｌを増幅器Ａ２に向ける。ＶＩがそれより下がって
も、それ以上の変化は生じない。

回路１０は、電流Ｉｚ２を「吸収」し、増幅器Ａ２には
流れないようにする。

従って、ＩＤの最大値がＩｚである。回路１０が差動増
幅器の大信号相互コンダクタンスをその小信号相互コン
ダクタンスｇｆｆｌと著しく異ならないようにすると仮
定すれば、第３図の回路のスリューレートＳは、次のよ
うになる。

Ｓ＝　２　ｘ　ｆｏ　　Ｉｚ／ｇｍ　　　　　　　　　
　　　（２）第３図のｆｏ及びｇｍが第１図と同じであ
る場合は。

この回路のスリューレートがはゾ係数Ｉ　ｚ／　Ｉ　Ｔ
だけ増加される。この係数は、容易に１０以上となる。

係数Ｉ　ｚ／　Ｉ　Ｔの上限は、回路の最大許容電流に
よって決定される。

第５図は、本発明の差動増幅器の操向回路１０に対する
一般的な実施を示している。回路１゜の主たる成分は、
一対のはゾ同様の構成の３電極操向増幅器Ａ３及びＡ４
と、一対の同じ値の抵抗器Ｒ１及びＲ２である。増幅器
Ａ３及びＡ４の制御電極は、増幅器Ａ１及びＡ２の制御
電極に各々接続され、入力ＶＩを受は取る。増幅器Ａ３
及びＡ４の第２の電極は、電源ＶＨＨに接続される。そ
れらの第１電極は、各々、ノードＮ１及びＮ２を経て電
流ソース１１及び１２へ接続される。抵抗器Ｒ１及びＲ
２は、点ｃｐと、ノードＮ１及びＮ２との間に各々接続
される。

ノードＮ１とＡ３の第１電極との間にはインピーダンス
１５が接続されてもよい。ノードＮ２とＡ４の第１電極
との間にはほり同じインピーダンス１６が接続されても
よい。これらインピーダンス１５及び１６は、このよう
に存在する時には、通常抵抗器である。

第４ａ図及び第４ｂ図を説明すれば、ＶＩがＶＬとＶＨ
との間にある時に増幅器Ａ３及びＡ４は両方とも導通と
なる。ＶＩがゼロである時には、電流Ｉｚｌの大部分が
増幅器Ａ３に流れる。又、電ＡＩｚ２の大部分が増幅器
Ａ４に流れる。ＶＩが増加する場合には、増幅器Ａ３に
流れる電流Ｉｚｌの部分が更に増加し、ＶＩがＶＨに達
する時点又はその前にＩｚに到達する。これと同時に、
次第に少ない電流Ｉｚ２が増幅器Ａ４に流れ、ＶＩがＶ
Ｔ）Ｉを通る時に減少率がより大きくなる。ＶＩがＶＨ
より上昇する時には増幅器Ａ４が実質的にオフとなる。

ＶＩが減少する場合には、逆の状態が生じる。徐々に小
さい電流Ｉｚｌが増幅器Ａ３に流れ、この増幅器はＶＩ
がＶＬより下がった時に実質的にオフになる。増幅器Ａ
４に流れる電流Ｉｚ２の部分は更に増加し、ＶＩがＶＬ
を通る点又はその前にＩｚに達する。

第６図は、増幅器Ａｌ−Ａ４が各々ＮＰＮトランジスタ
Ｑ１、Ｑ２、Ｑ３及びＡ４であるような第５図の差動増
幅器のバイポーラ実施例を示している。第６図を参照し
、より基本的な動作の説明を行なう。回路１ｏは、ＩＶ
ＩＩが小さい時には、トランジスタＱ１及びＡ２に著し
い影響を与えない。１Ｖ１１が大きくなる時には、電流
操向作用が必要となる。ＩＯがＩＴよりも若干大きい場
合にＶＩがＶＴＨより上昇するものと仮定する。トラン
ジスタＱ２はオフとなる。トランジスタＱ３は、全ての
或いはほり全ての電流Ｉｚｌを伝達し、Ｒ１の電流が非
常に小さなものとなる。その結果。

トランジスタＱ３．抵抗Ｒ１及び電流ソース１１が信号
電流ＩＯにほとんど影響を及ぼさなくなる。

トランジスタＱ１及びＡ４、抵抗Ｒ２及び電流ソース１
２は、電流ＩＤを実質的に制御する。

これらの素子は差動増幅器と同様に働き、その相互コン
ダクタンスは、抵抗Ｒ２（又はＲ１）の抵抗値をＲとす
れば、は’；１／Ｒである。ＶＩがＶＨに向かって上昇
し続ける時には、トランジスタＱ４が徐々に導通状態で
なくなる。より多くの電流Ｉｚ２がトランジスタＱ１に
向けられる。結局、トランジスタＱ４がオフとなり、全
ての電流Ｉｚ２をトランジスタＱ１に強制的に流すよう
にする。電流ＩＤは、Ｉｚまで上昇し、スリューレート
を増大する。

小信号レンジにおいては、ＶＴが室温で約２５ミリボル
トの場合、ｇｍが約ＩＴ／２ＶＴとなる。

ｇｍが大信号の相互コンダクタンスから著しく異なるよ
うにすることは望ましくない。というのは。

このようにすると、高周波の安定性を得る上で問題が生
じる。従って、第６図の差動増幅器は、ＲＩＴ／２ＶＴ
をはゾ１に等しくセットすることによって最適なものと
される。ＩＴは、特定の組のパラメータ値に対しＩｚか
ら決定することができる。

差動増幅器の入力オフセット電圧は、トランジスタの１
とＱ２の整合をとると共に減算回路１０の部品の整合を
とることによって決定される。

トランジスタＱ３とＱ４は、正確に整合をとる必要がな
い。というのは、いかなる時にもこれらの一方のみが大
信号作動に影響を及ぼすだけだからである。同様に、抵
抗器Ｒ１及びＲ２も、いかなる時にもその一方だけが大
信号作動に著しく影響を及ぼすに過ぎず、これらも正確
に整合する必要はない。これらを整合しても、ｎＶＩ＞
ＶＴＨの時のＩＤ関数の直線性に影響が及ぶだけである
。従って、第６図（及び第５図）の操向回路１０を用い
る時には、オフセット電圧が著しく増加しない。

第４ａ図及び第４ｂ図の特定のケースは、トランジスタ
Ｑ１及びＱ２に対するトランジスタＱ３及びＱ４のサイ
ズに基づいている。トランジスタＱ１及びＱ２のエミッ
タ領域に対するトランジスタＱ３又はＱ４のエミッタ領
域の比をｐとする。

ケースＷは、ｐ＝７の場合に得られたものである。

ｐが７より小さくなると（例えば、４に）、ケース又と
なる。Ｐが７より大きくなると（例えば、１４に）、ケ
ースＹとなる。これら３つのケースについて、Ｒは２５
０オームであり、Ｉｚは約１ミリアンペアであった。

第７図は、入力段が第６図に示す形式の一対の差動増幅
器１７Ａ及び１７Ｂで構成されるような演算増幅器の最
初の２つの段の好ましい実施例を示している。番号の後
に付いた文字ｔＡｒ及びｔＢｐは、第７図の差動増幅器
に対する対応素子を示すために第６図の差動増幅器に用
いた参照番号に追加したものである。

入力電圧ＶＩＡ及びＶＩＢは、各々、差動増幅器１７Ａ
及び１７［３へ供給される。然し乍ら、減算回路１３は
、いかなる時にもそれらの１つのみからの回路電流を処
理する。これは、操向回路１０Ａ及びＩＯＢに接続され
た電流ソースを適当に切り換えることによって達成され
る。第７図に示されたように、電流ソースＩＩＡ及び１
２Ａは、各々、ＮＰＮトランジスタＱ５Ａ及びＱ６Ａで
構成され。

それらのベースは電圧ＶＡを受け、それらのエミッタは
ＮＰＮ）−ランジスタＱ７を経てＶＬＬ電源に接続され
ている。電流ソースＩＩＢ及び１２Ｂは、各々、ＮＰＮ
トランジスタＱ５Ｂ及びＱ６Ｂで構成され、それらのベ
ースは電圧ＶＢを受け、それらのエミッタはＮＰＮトラ
ンジスタＱ７を経てＶＬＬ電源に接続されている。電圧
ＶＡ及びＶＢは、相補的なものである。電圧ＶＡが高く
、電圧ＶＢが低い場合には、差動増幅器１７Ａが選択さ
れ、差動増幅器１７Ｂがオフにされる。従って、回路１
３は、電流ＩＩＡ及びＩ２Ａを処理する。電圧ＶＢが高
い時には逆の状態が生じる。

回路１３は、同じ値の抵抗器Ｒ５及びＲ６と、差動入力
／差動出力増幅器１８と、減算サブ回路１９と、キャパ
シタＣ１を、第７図に示す構成で有している。抵抗器Ｒ
３及びＲ４は、電流ソースとして働く。キャパシタＣ１
は、フィードフォワードの周波数補償素子である。増幅
器１８を使用することにより、電流ＩＯの比例定数を１
より大きくすることができる。積分器１４は、高利得の
反転増幅器２０を含み、これにまたがってキャパシタＣ
２及び抵抗器Ｒ５が直列に接続される。

第７図において、ＶＬＨ及びＶＬＬ、は好ましくは５及
び−５ボルトである。抵抗器ＲＩＡ／Ｒ２Ａ／ＲＩＢ／
Ｒ２Ｂ、Ｒ３／Ｒ４及びＲ５は、各々、１５００１２０
００及び４４オームである。Ｉｚは約１ミリアンペアで
ある。キャパシタＣ１及びＣ２は両方とも２．５ｐｆで
ある。

本発明の種々の素子を製造する方法は、半導体業界で良
く知られている。種々の増幅回路は。

半導体ウェハの別々の活性領域に対してＰＮ接合分離を
用いてモノリシック集積回路形態で製造されるのが好ま
しい。

特定の実施例を参照して本発明を説明したが、これは本
発明を単に解説するものに過ぎず、本発明の範囲をこれ
に限定するものではない。例えば、上記とは逆の極性の
半導体素子を用いて同じ結果を得ることができる。従っ
て、特許請求の範囲に定めた本発明の真の精神から逸脱
せずに、種々の変更、修正及び適用の仕方が当業者に明
らかであろう。

【図面の簡単な説明】

第１図は、差動入力段を有する公知の演算増幅器の回路
図。第２図は、第１図の差動入力段に対する入力電圧の関数
として信号電流を示したグラフ、第３図は、本発明によ
る差動増幅器及びこれに関連した積分素子のブロック図
、第４ａ図及び第４ｂ図は、第３図、第５図及び第６図の
差動増幅器に対し入力電圧の関数として電流の変化を示
したグラフ。第５図及び第６図は、第３図の差動増幅器のより特定の
実施例を示す回路図、そして第７図は、第６図の差動増
幅器を用いた演算増幅器の一部分の好ましい実施例を示
す回路図である。Ｅｌ・・・第１の流れ電極Ｅ２・・・第２の流れ電極ＧＥ・・・制御電極ＶＩ　・・・入力電圧Ａｔ、Ａ２・・・３電極入力増幅器ＣＰ・・・制御点１０・・・操向回路１１．１２・・・定電流ソース１３・・・減算回路　　１４・・・積分器ＬＬ　　　　
　　　　　　　　ＬＬ ζ力匡

Claims

【特許請求の範囲】

（１）入力電圧ＶＩを増幅して一対の回路電流を発生し
その差が入力電圧ＶＩを表わすようにする差動増幅器で
あって、制御点に電流を発生する電源手段と、同様の構
成にされた第１及び第２の入力増幅器とを具備し、その
各々は、第１の流れ電極、第２の流れ電極及びこれら流
れ電極間の電流の伝達を調整する制御電極を有しており
、入力電圧ＶＩは上記制御電極に差動的に供給され、上
記第１電極は上記制御点を通して互いに接続され、上記
第２電極は各々回路電流を発生し、上記第２増幅器は入
力電圧ＶＩがゼロより大きな第１電圧ＶＴＨに上昇する
時に実質的にオフに切り換えられ、上記第１増幅器は入
力電圧ＶＩがゼロより小さな第２電圧ＶＴＬに下降する
時に実質的にオフに切り換えられるようにされた差動増
幅器において、上記電源手段は、第１及び第２の供給電流を発生するための第１及び第２
の電流ソースと、入力電圧ＶＩが上記第１電圧ＶＴＨより高い第３電圧Ｖ
Ｈまで上昇する時により多くの第２供給電流を上記第１
増幅器へ徐々に向けるようにすると共に、入力電圧ＶＩ
が上記第２電圧ＶＴＬより低い第４電圧ＶＬまで下降す
る時により多くの第１供給電流を上記第２増幅器へ徐々
に向けるようにする操向手段とを備えたことを特徴とす
る差動増幅器。
（２）上記操向手段は、入力電圧ＶＩが上記第３電圧Ｖ
Ｈより大きくなった時に実質的に全ての第２供給電流を
上記第１増幅器に向けそして入力電圧ＶＩが上記第４電
圧ＶＬより小さくなった時に実質的に全ての第１供給電
流を上記第２増幅器に向ける特許請求の範囲第１項に記
載の差動増幅器。
（３）上記操向手段は、第１及び第２の抵抗器と、同様
の構成にされた第３及び第４の操向増幅器とを備え、そ
の各々は、第１の流れ電極、第２の流れ電極及びその増
幅器のこれら流れ電極間の電流の伝達を調整する制御電
極を有しており、上記第３及び第４増幅器の制御電極は
各々上記第１及び第２増幅器の制御電極に接続され、上
記第３増幅器の第１電極は第１電流ソースに接続されて
いると共に第１抵抗器を通して制御点に接続され、上記
第４増幅器の第１電極は第２の電流ソースに接続される
と共に第２抵抗器を通して制御点に接続されている特許
請求の範囲第１項又は第２項に記載の差動増幅器。
（４）入力電圧ＶＩが第３電圧ＶＨより大きい時に実質
的に全ての平坦な供給電流が上記第３増幅器に流れ、そ
して入力電圧ＶＩが第４電圧ＶＬより小さい時に実質的
に全ての第２供給電流が上記第４増幅器に流れる特許請
求の範囲第３項に記載の差動増幅器。
（５）上記第１、第２、第３及び第４増幅器は、各々、
同様の極性の第１、第２、第３及び第４のバイポーラト
ランジスタを備え、その各々は、その増幅器の第１、第
２及び制御電極に各々接続されたエミッタ、コレクタ及
びベースを有している特許請求の範囲第３項に記載の差
動増幅器。
（６）上記第３及び第４トランジスタは、第１及び第２
トランジスタより大きなエミッタ領域を有している特許
請求の範囲第５項に記載の差動増幅器。
（７）上記回路電流間の差に実質的に比例する信号電流
を発生する手段と、この信号電流を容量的に積分して出
力電圧を発生する手段とを更に備えた特許請求の範囲の
前記各項いずれかに記載の差動増幅器。
（８）特許請求の範囲第１項ないし第６項のいずれかに
記載の複数の差動増幅器と、選択された回路を除く全ての回路に対し電流ソースをオ
フにするスイッチング手段と、選択された各々の回路に対し回路電流間の差に実質的に
比例する信号電流を発生する手段と、この信号電流を容
量的に積分して出力電圧を発生する手段とを具備するこ
とを特徴とする演算増幅器。