JPS6285341A - アドレスヒストリテ−ブルを有する命令先取り装置 - Google Patents
アドレスヒストリテ−ブルを有する命令先取り装置Info
- Publication number
- JPS6285341A JPS6285341A JP22611685A JP22611685A JPS6285341A JP S6285341 A JPS6285341 A JP S6285341A JP 22611685 A JP22611685 A JP 22611685A JP 22611685 A JP22611685 A JP 22611685A JP S6285341 A JPS6285341 A JP S6285341A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- history table
- virtual
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012790 confirmation Methods 0.000 claims description 2
- 239000000872 buffer Substances 0.000 description 10
- 238000013519 translation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アドレスヒストリテーブルを有する命令先取
り装置に関し、特にエグゼキエート命令の対象命令の先
取りを行なう装置に関する。
り装置に関し、特にエグゼキエート命令の対象命令の先
取りを行なう装置に関する。
エグゼキュート命令は、アドレス計算を行なった後、メ
モリのそのアドレスから読出した値をエグゼキュートの
対象命令として実行する命令であり、対象命令は、デー
タ処理装置の種類により1命令のこともあるし、2命令
のこともあるが、対象命令実行後は、対象命令が分岐命
令で実際に分岐が行なわれるといったことがない限り、
エグゼキュート命令の直後の命令が実行される。
モリのそのアドレスから読出した値をエグゼキュートの
対象命令として実行する命令であり、対象命令は、デー
タ処理装置の種類により1命令のこともあるし、2命令
のこともあるが、対象命令実行後は、対象命令が分岐命
令で実際に分岐が行なわれるといったことがない限り、
エグゼキュート命令の直後の命令が実行される。
このようなエグゼキュート命令は計算機の種類等によっ
ては比較的頻繁に使用されるものであるが、従来のデー
タ処理装置においては、エグゼキュート命令の対象命令
は先取りされていない。また、命令の高速化の手法とし
て例えば特開昭59−91553号公報に見られるよう
にアドレスヒストリ 。
ては比較的頻繁に使用されるものであるが、従来のデー
タ処理装置においては、エグゼキュート命令の対象命令
は先取りされていない。また、命令の高速化の手法とし
て例えば特開昭59−91553号公報に見られるよう
にアドレスヒストリ 。
テーブルによる分岐先アドレス予測方式が知られている
が、この方式でもエグゼキュート命令は分岐命令でない
ためアドレスヒストリテーブルに登録されていない。
が、この方式でもエグゼキュート命令は分岐命令でない
ためアドレスヒストリテーブルに登録されていない。
上述したように従来の命令先取り装置では、エグゼキュ
ート命令の対象命令は先取りが行なわれていないため、
対象命令を読出すことによる遅れが生じる。また分岐先
を予測するアドレスヒストリテーブルを有する命令先取
り装置でも、エグゼキュート命令は分岐命令でないので
エグゼキュート命令の履歴をテーブルに残していない。
ート命令の対象命令は先取りが行なわれていないため、
対象命令を読出すことによる遅れが生じる。また分岐先
を予測するアドレスヒストリテーブルを有する命令先取
り装置でも、エグゼキュート命令は分岐命令でないので
エグゼキュート命令の履歴をテーブルに残していない。
そのために対象命令の先取りが行なわれておらず、対象
命令を読出すことによる遅れが生じてしまうという欠点
があった。
命令を読出すことによる遅れが生じてしまうという欠点
があった。
本発明はこのような事情に鑑みて為されたもので、その
目的は、エグゼキュート命令の対象命令を先取りする命
令先取り装置を提供することにある。
目的は、エグゼキュート命令の対象命令を先取りする命
令先取り装置を提供することにある。
c問題点を解決するための手段〕
本発明は上記目的を達成するために、過去の命令の履歴
におりるエグゼキュート命令のアじj/ス情報と該エグ
ゼキューI・命令の対象命令のアト1/スとを対にして
複数対記憶するアドレスヒストリテーブル手段と、 命令先取りにおいて先取りされるべきエグゼキュート命
令のアドレス情報が前記アドレスヒス1−リテーブル手
段に登録されているか否かを調べ、該エグゼキエート命
令の登録の判明に応答して前記アドレスヒストリチーグ
ル手段から対応するアドレス情報を読出す手段と、 該読出し手段により読出された対象命令のアドレス情報
に従って対象命令の先取り動作を実施する命令先取り手
段とを設けるや 〔作用〕 命令先取りにおいて先取りされるべきエグゼキュート命
令があると、そのアドレス情報がアドレスヒストリテー
ブル手段に登録されているか否かが調べられ、登録され
ていればそのアドレス情報に対応して登録されている対
象命令のアドレスが読出され、命令先取り手段により対
象命令の先取り動作が行なわれる。
におりるエグゼキュート命令のアじj/ス情報と該エグ
ゼキューI・命令の対象命令のアト1/スとを対にして
複数対記憶するアドレスヒストリテーブル手段と、 命令先取りにおいて先取りされるべきエグゼキュート命
令のアドレス情報が前記アドレスヒス1−リテーブル手
段に登録されているか否かを調べ、該エグゼキエート命
令の登録の判明に応答して前記アドレスヒストリチーグ
ル手段から対応するアドレス情報を読出す手段と、 該読出し手段により読出された対象命令のアドレス情報
に従って対象命令の先取り動作を実施する命令先取り手
段とを設けるや 〔作用〕 命令先取りにおいて先取りされるべきエグゼキュート命
令があると、そのアドレス情報がアドレスヒストリテー
ブル手段に登録されているか否かが調べられ、登録され
ていればそのアドレス情報に対応して登録されている対
象命令のアドレスが読出され、命令先取り手段により対
象命令の先取り動作が行なわれる。
第1図は本発明の一実施例のブロック図である。
この実施例は、命令先取りバッファ1.命令レジスタ2
.先取り命令カウンタ3、アドレス加算器4、仮想アド
レスレジスタ5.アドレスヒストリチーフルロ、アドレ
ス変換装置7.実アドレスレジスタ8.記憶装置9から
構成されている。
.先取り命令カウンタ3、アドレス加算器4、仮想アド
レスレジスタ5.アドレスヒストリチーフルロ、アドレ
ス変換装置7.実アドレスレジスタ8.記憶装置9から
構成されている。
命令先取りバッファ1は、先取りされた命令語をそれが
実行されるまで一時保持するバッファであり、信号線1
01により記憶装置9から供給される命令語を受け、信
号W102を通して命令レジスタ2に命令語を供給する
。
実行されるまで一時保持するバッファであり、信号線1
01により記憶装置9から供給される命令語を受け、信
号W102を通して命令レジスタ2に命令語を供給する
。
命令レジスタ2は現在実行している命令語を保持するレ
ジスタであり、命令先取りバッファ1に供給する命令語
がない場合には信号線101を通して記憶装置9より供
給される命令語を受け、それ以外の場合は信号線1.0
2を通して命令先取りバッファlより命令語の供給を受
ける。
ジスタであり、命令先取りバッファ1に供給する命令語
がない場合には信号線101を通して記憶装置9より供
給される命令語を受け、それ以外の場合は信号線1.0
2を通して命令先取りバッファlより命令語の供給を受
ける。
命令語がエグゼキj、 −)□命令又は分岐命令であっ
た場合は、アドレス計算を行なうため、命令1/ジスタ
2の命令語中のアドレス情報が信号線103を通してア
ドレス加算器4に供給される。先取り命令カウンタ3は
、現在までに先取られている命令語のアドレス情報を記
憶する記憶装置であり、信号線104を通してアドレス
加算器4に先取りする命令語のアドレス情報を供給し、
信号線110を通してアドレス加算器4から現在までに
先取られた命令語のアドレス情報の供給を受ける。
た場合は、アドレス計算を行なうため、命令1/ジスタ
2の命令語中のアドレス情報が信号線103を通してア
ドレス加算器4に供給される。先取り命令カウンタ3は
、現在までに先取られている命令語のアドレス情報を記
憶する記憶装置であり、信号線104を通してアドレス
加算器4に先取りする命令語のアドレス情報を供給し、
信号線110を通してアドレス加算器4から現在までに
先取られた命令語のアドレス情報の供給を受ける。
アドレス加算器4は、命令語の仮想アドレスを生成する
ための加算器であり、信号綿103を通して命令レジス
タ2より供給されるアドレス情報と、信号線104を通
して先取り命令カウンタ3より供給されるアドレス情報
と、信号線107を通してアドレスヒストリテーブル6
より供給されるアドレス情報とを適宜選択して仮想アド
レスを生成し、仮想アドレスレジスタ5に(8i号線1
05を通して仮悲アドレスを供給する。
ための加算器であり、信号綿103を通して命令レジス
タ2より供給されるアドレス情報と、信号線104を通
して先取り命令カウンタ3より供給されるアドレス情報
と、信号線107を通してアドレスヒストリテーブル6
より供給されるアドレス情報とを適宜選択して仮想アド
レスを生成し、仮想アドレスレジスタ5に(8i号線1
05を通して仮悲アドレスを供給する。
仮想アドレスレジスタ5は命令語の仮想アドレスを保持
するレジスタであり、信号線105を通してアドレス加
算器4より供給される仮想ア1゛レスを受け、信号線1
06を通してアドレスヒストリテーブル6とアドレス変
換装置7とに命令語の仮想アドレスを供給する。
するレジスタであり、信号線105を通してアドレス加
算器4より供給される仮想ア1゛レスを受け、信号線1
06を通してアドレスヒストリテーブル6とアドレス変
換装置7とに命令語の仮想アドレスを供給する。
アドレスヒストリテーブル6は、命令語の仮想アドレス
指定情報と、エグゼキュート命令に対応する対象命令の
アドレス、又は分岐命令に対応する分岐先アドレスを含
むアドレス情報等を記憶する記憶装置であり、信号線1
06を通して仮想アドレスレジスタ5により供給される
命令語の仮想アドレスを情報としてその仮想アドレスと
等しい仮想アドレス指定情報があった場合は、その仮想
アドレス指定情報と対応するエグゼキュート対象命令仮
想アドレス又は分岐先仮想アドレスを含むアドレス情報
等を信号線107を通してアドレス加算器4に供給する
。
指定情報と、エグゼキュート命令に対応する対象命令の
アドレス、又は分岐命令に対応する分岐先アドレスを含
むアドレス情報等を記憶する記憶装置であり、信号線1
06を通して仮想アドレスレジスタ5により供給される
命令語の仮想アドレスを情報としてその仮想アドレスと
等しい仮想アドレス指定情報があった場合は、その仮想
アドレス指定情報と対応するエグゼキュート対象命令仮
想アドレス又は分岐先仮想アドレスを含むアドレス情報
等を信号線107を通してアドレス加算器4に供給する
。
アドレス変換装置7は仮想アドレスをそれと対応する実
アドレスに変換する装置であり、信号線106を通して
仮想アドレスレジスタ5から供給された命令語の仮想ア
ドレスをもとに命令語の実アドレスを求め、信号線10
日を通して実アドレスレジスタ8に供給する。実アドレ
スレジスタ8は命令語の実アドレスを保持するレジスタ
であり、信号線108を通してアドレス変換装置7より
供給される命令語の実アドレスを受は信号線109を通
して記憶装置9に命令語の実アドレスを供給する。
アドレスに変換する装置であり、信号線106を通して
仮想アドレスレジスタ5から供給された命令語の仮想ア
ドレスをもとに命令語の実アドレスを求め、信号線10
日を通して実アドレスレジスタ8に供給する。実アドレ
スレジスタ8は命令語の実アドレスを保持するレジスタ
であり、信号線108を通してアドレス変換装置7より
供給される命令語の実アドレスを受は信号線109を通
して記憶装置9に命令語の実アドレスを供給する。
記憶装置9は命令語などを記憶しており、信号線109
を通して実アドレスレジスタ8より供給される命令語の
実アドレスをもとに信号線101より命令先取りバッフ
ァl又は命令レジスタ2に命令語を供給する。
を通して実アドレスレジスタ8より供給される命令語の
実アドレスをもとに信号線101より命令先取りバッフ
ァl又は命令レジスタ2に命令語を供給する。
第2図はアドレスヒストリテーブル6の実施例のブロッ
ク図であり、命令仮想アドレス指定情報記憶装置61.
62、エグゼキュート対象命令又は分岐命令の先取り仮
想アドレス等を記憶する先取り仮想アドレス記憶装置[
63,64、比較器65.66、選択制御回路67、選
択回路68から構成されている。
ク図であり、命令仮想アドレス指定情報記憶装置61.
62、エグゼキュート対象命令又は分岐命令の先取り仮
想アドレス等を記憶する先取り仮想アドレス記憶装置[
63,64、比較器65.66、選択制御回路67、選
択回路68から構成されている。
命令仮想アドレス指定情報記憶装置61.62は、エグ
ゼキュート命令又は分岐命令の仮想アドレス指定情報を
記憶する記憶装置であり、信号線106により仮想アド
レスレジスタ5より送出される命令語の仮想アドレスの
一部を情報として信号線111゜112より仮想アドレ
ス指定情報を送出する。
ゼキュート命令又は分岐命令の仮想アドレス指定情報を
記憶する記憶装置であり、信号線106により仮想アド
レスレジスタ5より送出される命令語の仮想アドレスの
一部を情報として信号線111゜112より仮想アドレ
ス指定情報を送出する。
先取り仮想アドレス記憶装置63.64は、エグゼキュ
ート命令の対象命令仮想アドレス又は分岐命令の分岐先
仮想アドレスと、そのアドレスがエグゼキュート命令の
ものか分岐命令のものかを示す識別ビットやエグゼキュ
ート命令の種類例えば命令長等を示す付加情報を記憶す
る記憶装置であり、命令仮想アドレス指定情報記憶装置
61.62と同様信号線106により仮想アドレスレジ
スタ5から送出される命令語の仮想アドレスの一部およ
び付加情報を情報として信号線113.114よりエグ
ゼキュート対象命令の仮想アドレス又は分岐先仮想アド
レスを含むアドレス情報を送出する。
ート命令の対象命令仮想アドレス又は分岐命令の分岐先
仮想アドレスと、そのアドレスがエグゼキュート命令の
ものか分岐命令のものかを示す識別ビットやエグゼキュ
ート命令の種類例えば命令長等を示す付加情報を記憶す
る記憶装置であり、命令仮想アドレス指定情報記憶装置
61.62と同様信号線106により仮想アドレスレジ
スタ5から送出される命令語の仮想アドレスの一部およ
び付加情報を情報として信号線113.114よりエグ
ゼキュート対象命令の仮想アドレス又は分岐先仮想アド
レスを含むアドレス情報を送出する。
比較器65.66は、命令語の仮想アドレス指定情報を
比較するものであり、信号線111又は信号線112を
通して命令仮想アドレス指定情報記憶装置61、62よ
り送出された命令仮想アドレス指定情報と信号線106
を通し仮想アドレスレジスタ5より送出される仮想アド
レスとの比較を行ない、それらの一致、不一致の情報を
信号線115.116に送出する。
比較するものであり、信号線111又は信号線112を
通して命令仮想アドレス指定情報記憶装置61、62よ
り送出された命令仮想アドレス指定情報と信号線106
を通し仮想アドレスレジスタ5より送出される仮想アド
レスとの比較を行ない、それらの一致、不一致の情報を
信号線115.116に送出する。
選択制御回路67は、選択回路68の動作を制御する回
路であり、信号線115.116により比較器65゜6
6より送出された情報をもとに選択回路68に対する制
御信号を信号線117を通して送出する。
路であり、信号線115.116により比較器65゜6
6より送出された情報をもとに選択回路68に対する制
御信号を信号線117を通して送出する。
選択回路68は、複数レベル存在する先取り仮想アドレ
ス記憶装置63.64のどの出力をアドレス情報とする
かを選択する回路であり、信号線117を通して選択制
御回路67より送出される制御信号をもとに、信号線1
13.114を通して先取り仮想アドレス記憶装置!6
3.64より送出されたアドレス情報の一方を選択し、
信号線107を通してアドレス加算器4に供給する。
゛ 次に各図を参照して本実施例の動作を説明する。
ス記憶装置63.64のどの出力をアドレス情報とする
かを選択する回路であり、信号線117を通して選択制
御回路67より送出される制御信号をもとに、信号線1
13.114を通して先取り仮想アドレス記憶装置!6
3.64より送出されたアドレス情報の一方を選択し、
信号線107を通してアドレス加算器4に供給する。
゛ 次に各図を参照して本実施例の動作を説明する。
通常の命令先取りバッファlの空き補充のための命令語
先取りは、先取り命令カウンタ3から信号線104を通
して供給されるアドレス情報をもとにしてアドレス加算
器4が各種のアドレス修飾を行ない命令語の仮想アドレ
スを作成し、信号線105を通して仮想アドレスレジス
タ5に仮想アドレスを供給する。また、仮想アドレスレ
ジスタ5に供給された仮想アドレスは13号線106を
通してアドレス変換装置7とアドレスヒストリテーブル
6とに供給される。アドレスヒストリテーブル6はその
仮想アドレスをもとにしてエグゼキュート命令の対象命
令アドレス又は分岐命令の分岐先アドレスを検索する。
先取りは、先取り命令カウンタ3から信号線104を通
して供給されるアドレス情報をもとにしてアドレス加算
器4が各種のアドレス修飾を行ない命令語の仮想アドレ
スを作成し、信号線105を通して仮想アドレスレジス
タ5に仮想アドレスを供給する。また、仮想アドレスレ
ジスタ5に供給された仮想アドレスは13号線106を
通してアドレス変換装置7とアドレスヒストリテーブル
6とに供給される。アドレスヒストリテーブル6はその
仮想アドレスをもとにしてエグゼキュート命令の対象命
令アドレス又は分岐命令の分岐先アドレスを検索する。
検索はアドレスヒストリテーブル6に送られた仮想アド
レスと命令仮想アドレス指定情報記憶装置61.62に
記憶されているアドレス情報を比較器65、66により
比較して選択制御回路67により条件が満たされたと判
別された場合、先取り仮想アドレス記憶装置63.64
に記憶されている何れかのアドレス情報等が選択制御回
路67より送られる条件により選択回路68にて選択さ
れる0選択されたアドレス情報はアドレス加算器4に送
られ、アドレス計算が行なわれ仮想アドレスレジスタ5
に供給される。このとき仮想アドレスレジスタ5ムニ供
給された仮想アドレスがエグゼキュート対象命令のもの
か又は分岐命令の分岐先アト1/スかは選択回路68に
て選択されたアドレス情報に付加された情報により区別
される。仮想アドレスレジスタ5に供給された仮想アド
レスがエグゼキュ・−1一対象命令のアドレスと判断さ
れた場合r、’hx i回、分岐先アドレスと判断され
た場合は数回命令先取りバッファ1への命令語供給を行
なう。
レスと命令仮想アドレス指定情報記憶装置61.62に
記憶されているアドレス情報を比較器65、66により
比較して選択制御回路67により条件が満たされたと判
別された場合、先取り仮想アドレス記憶装置63.64
に記憶されている何れかのアドレス情報等が選択制御回
路67より送られる条件により選択回路68にて選択さ
れる0選択されたアドレス情報はアドレス加算器4に送
られ、アドレス計算が行なわれ仮想アドレスレジスタ5
に供給される。このとき仮想アドレスレジスタ5ムニ供
給された仮想アドレスがエグゼキュート対象命令のもの
か又は分岐命令の分岐先アト1/スかは選択回路68に
て選択されたアドレス情報に付加された情報により区別
される。仮想アドレスレジスタ5に供給された仮想アド
レスがエグゼキュ・−1一対象命令のアドレスと判断さ
れた場合r、’hx i回、分岐先アドレスと判断され
た場合は数回命令先取りバッファ1への命令語供給を行
なう。
本実施例では以上のような構成を存するため、エグゼキ
1−ト命令実行時には命令先取りバッファ1より対象命
令を取出すことができ、従来化じた遅れは解消される。
1−ト命令実行時には命令先取りバッファ1より対象命
令を取出すことができ、従来化じた遅れは解消される。
また、アドレスヒストリテーブル手段、アドレス情報等
の読出し7手段、命令先取り手段を分岐命令の分岐先予
測を行なう手段と共用しているので、少ないハードウェ
アで実現できまたアドレスヒストリテーブル6を有効に
活用できるという効果がある。
の読出し7手段、命令先取り手段を分岐命令の分岐先予
測を行なう手段と共用しているので、少ないハードウェ
アで実現できまたアドレスヒストリテーブル6を有効に
活用できるという効果がある。
なお、エグゼキエート命令のアドレスヒストリテーブル
6への登録、削除等は他の分岐命令の場合と同様に扱う
ことができる。
6への登録、削除等は他の分岐命令の場合と同様に扱う
ことができる。
以上説明したように、本発明は、エグゼキュート命令の
アドレスとエグゼキュート命令に対応する対象命令のア
ドレス等を含むアドレスヒストリテーブルを付加するこ
とにより、エグゼキュート対象命令を先取りし、エグゼ
キエート対象命令の読出しによる遅れをなくすという効
果がある。特に、アドレスヒストリテーブルを分岐命令
のそれと共用化することにより、ハードウェア量を減ら
し、アドレスヒストリテーブルを有効に活用できるとい
う効果がある。
アドレスとエグゼキュート命令に対応する対象命令のア
ドレス等を含むアドレスヒストリテーブルを付加するこ
とにより、エグゼキュート対象命令を先取りし、エグゼ
キエート対象命令の読出しによる遅れをなくすという効
果がある。特に、アドレスヒストリテーブルを分岐命令
のそれと共用化することにより、ハードウェア量を減ら
し、アドレスヒストリテーブルを有効に活用できるとい
う効果がある。
第1図は本発明の実施例のブロック図および、第2図は
アドレスヒストリテーブル6の実施例のブロック図であ
る。 1は命令先取りバッファ、2は命令レジスタ、3は先取
り命令カリンク、4はアドレス加算器、5は仮想アドレ
スレジスタ、6はアドレスヒストリテーブル、7はアド
レス変換装置、8は実アドレスレジスタ、9は記憶装置
、61.62は命令仮想アドレス指定情報記憶装置、6
3.64は先取り仮想アドレス記憶装置、65.66は
比較器、67は選択制御回路、68は選択回路である。
アドレスヒストリテーブル6の実施例のブロック図であ
る。 1は命令先取りバッファ、2は命令レジスタ、3は先取
り命令カリンク、4はアドレス加算器、5は仮想アドレ
スレジスタ、6はアドレスヒストリテーブル、7はアド
レス変換装置、8は実アドレスレジスタ、9は記憶装置
、61.62は命令仮想アドレス指定情報記憶装置、6
3.64は先取り仮想アドレス記憶装置、65.66は
比較器、67は選択制御回路、68は選択回路である。
Claims (1)
- 【特許請求の範囲】 過去の命令の履歴におけるエグゼキュート命令のアドレ
ス情報と該エグゼキュート命令の対象命令のアドレスと
を対にして複数対記憶するアドレスヒストリテーブル手
段と、 命令先取りにおいて先取りされるべきエグゼキュート命
令のアドレス情報が前記アドレスヒストリテーブル手段
に登録されているか否かを調べ、該エグゼキュート命令
の登録の判明に応答して前記アドレスヒストリテーブル
手段から対応するアドレス情報を読出す手段と、 該読出し手段により読出された対象命令のアドレス情報
に従って対象命令の先取り動作を実施する命令先取り手
段とを具備したことを特徴とするアドレスヒストリテー
ブルを有する命令先取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22611685A JPS6285341A (ja) | 1985-10-09 | 1985-10-09 | アドレスヒストリテ−ブルを有する命令先取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22611685A JPS6285341A (ja) | 1985-10-09 | 1985-10-09 | アドレスヒストリテ−ブルを有する命令先取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285341A true JPS6285341A (ja) | 1987-04-18 |
Family
ID=16840084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22611685A Pending JPS6285341A (ja) | 1985-10-09 | 1985-10-09 | アドレスヒストリテ−ブルを有する命令先取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285341A (ja) |
-
1985
- 1985-10-09 JP JP22611685A patent/JPS6285341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5127091A (en) | System for reducing delay in instruction execution by executing branch instructions in separate processor while dispatching subsequent instructions to primary processor | |
| US4888679A (en) | Method and apparatus using a cache and main memory for both vector processing and scalar processing by prefetching cache blocks including vector data elements | |
| KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
| JP4203022B2 (ja) | ダイナミックランダムアクセスメモリページ管理実現を決定する方法及び装置 | |
| JPH05210593A (ja) | マイクロプロセッサのためのメモリ区分化装置およびセグメント記述子をセグメント・レジスタへロードする方法 | |
| JPS62102344A (ja) | バツフア・メモリ制御方式 | |
| JPS6112289B2 (ja) | ||
| KR19990037571A (ko) | 단일 주기 내에 간접 어드레싱 모드 어드레스를 출력하는 데이터 포인터 및 그 제공방법 | |
| JPS63172343A (ja) | 命令先取り方式 | |
| JP2636088B2 (ja) | 情報処理装置 | |
| JPS6285341A (ja) | アドレスヒストリテ−ブルを有する命令先取り装置 | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| JP3145545B2 (ja) | メモリアクセス装置 | |
| KR960015231A (ko) | 향상된 어드레스 지정 방법 및 시스템 | |
| JPH0326862B2 (ja) | ||
| JPH0544049B2 (ja) | ||
| US5524221A (en) | Next instruction pointer calculation system for a microcomputer | |
| EP1139214A1 (en) | System for allowing a two word instruction to be executed in a single cycle and method therefor | |
| JPH0342723A (ja) | データ処理装置 | |
| JP2001154845A (ja) | キャッシュミスした後のメモリバスアクセス制御方式 | |
| JPH04175825A (ja) | 分岐履歴テーブルを備えた情報処理装置 | |
| JPH0219495B2 (ja) | ||
| JPS61289464A (ja) | スカラ演算処理装置 | |
| JPS6115235A (ja) | 中央処理装置 | |
| JPS6373334A (ja) | 命令先取り装置 |