JPS6373334A - 命令先取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は実アドレス分岐ヒストリテーブルを有する命令
先取シ装置に関する○ 〔従来の技術〕 一般にデータ処理装置においては命令が分岐命令の場合
その分岐先アドレスと分岐の有無を前もって予測し、分
岐先命令を先取りすることは、分岐命令の高速処理にお
いて効果がある。

従来のデータ処理装置の命令先取り装置においては、こ
の分岐先アドレス予測方式には、分岐命令の実アドレス
指定情報と分岐命令に対応する分岐先実アドレスを含む
分岐先情報とを記憶するといった方式〔例えば特開昭５
９−９１５５３号公報〕や分岐命令の仮想アドレス指定
情報と分岐命令に対応する分岐先仮想アドレスを含む分
岐先情報とを記憶するといった方式（例えば特願昭６０
−１９３０３３　　）がある。

〔発明が解決しようとする問題点〕

しかしながら上述した従来の分岐予測方式では、予測さ
れる分岐先アドレスが実アドレスや仮想アドレスである
ために１予測分岐先命令に、命令アドレスを用いたアド
レス修飾があった場合に、分岐命令の分岐先実アドレス
が確定するまで分岐先命令が実行できないという欠点が
あった。

〔問題点を解決するための手段〕

本発明の命令先取り装置は、過去の命令の履歴における
分岐命令の仮想アドレス情報と、分岐命令に対応する分
岐先実アドレスと、実アドレスから仮想アドレスを作る
ための情報とを含む分岐情ヒ 鱈記憶する実アドレス分岐ヒストリテーブルと、命令先
取りにおいて先取シする命令語の仮想アドレス情報が前
記分岐ヒストリテーブルに登録されているかどうかを調
べ、該分岐命令の登録の判明に応じて前記分岐ヒストリ
テーブルから対応する分岐情報を読出す分岐情報読出し
手段と、前記読出された分岐情報に従って命令の先取、
り動作を実施する命令先取り手段とを含んで構成される
。

〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図であり、第
」図の命令先取り装置は、命令先取リバッファ（ＩＢ）
１．命令レジスタ（ＩＲ，）２．命令カウンタバッファ
（ＪＣＢ）３．命令カウンタ（ＩＣ）４．先取り命令制
御装置（ＦＩＣ）５゜アドレス加算器（ＡＡ）６．仮想
アドレスレジスタ（ＶＡＲ）７．　実７　ドｖｘｖジｘ
り（ＥＡＲ）８、分岐先予測バッファ（ＴＡＢ）９およ
び記憶装置（ＭＥＭ）１０から成り立っている。

命令先取りバッファ１は、先取りされた命令を実行され
るまで一時保持するバッファであシ、信号線】０１によ
り記憶装置１０から供給される命令を受け、信号線１０
２を通して命令レジスタ２に命令語を供給する。

命令レジスタ２は現在デコードが実行されている命令を
保持するレジスタであり、命令先取りバッファ１に、供
給する命令がない場合には、信号線１０１を通し記憶装
置９よシ供給される命令を受け、それ以外の場合は、信
号線１０２を通して命令先取りバッファ１よシ命令の供
給を受ける。

又、命令が分岐命令であった場合には、その分岐先アド
レス情報を信号線１０３を通し、命令アドレス加算器６
に供給する。

命令カウンタバッファ３は、分岐先命令の予測先取りが
行われた場合に、その予測分岐先実アドレスを分岐命令
のデコードまで保持するバッファであり、信号線１１０
を通し分岐先予測バッファ９より供給される実アドレス
を受け　信号線１１２を通して命令カウンタ４に予測分
岐先実アドレスを供給する。

命令カウンタ４は、命令レジスタ２に対応する命令の実
アドレスを保持し、通常動作時は＋１を行う機能を持ち
、予測された分岐命令デコード時には、信号線１１２に
より命令力つ７タバツフア３より供給される予測分岐先
実アドレスを受け、予測されなかった分岐命令デコード
時は、信号線１０９により実アドレスレジスタ８より供
給される分岐先実アドレスを受ける。又、信号線１０４
を通してアドレス加算器６に命令レジスタ２に対５一 応する命令実アドレスを供給する。

先取り命令制御装置５は、現在までに先取りされている
命令のアドレス情報を記憶し次に先取りされる命令のア
ドレス情報を供給する装置であり、信号線１０７を通し
て、アドレス加算器６より現在までに先取りされた命令
語のアドレス情報を受け、アドレス加算器６に信号線１
０５を通して、先取りする命令のアドレス情報を供給す
る。

アドレス加算器６は、仮想アドレス及び実アドレスを生
成するための加算器であり、信号線１０３を通して命令
レジスタ２より供給されるアドレス情報や信号線１０４
を通し命合力ソンタ４よシ供給される命令アドレス、信
号線】０５を通して先取り命令制御装置５より供給され
る先取シ命令のアドレス情報、信号線１１０，１１１を
通して、分岐先予測バッファ９から供給される予測分岐
先アドレス情報をその場に応じて選択し、生成されたア
ドレスのうち、仮想アドレスを信号線１ｏ６を通し、仮
想アドレスレジスタ７に供給し、５Ｊ７ドレスを信号線
１０７を通して、実アドレスレジスタ８及び先取り命令
制御装置５に供給する。

仮想アドレスレジスタ７は、仮想アドレスを保持するレ
ジスタであり、信号線１０６を通しアドレス加算器６よ
り供給される仮想アドレスを受け、信号＃１０８を通し
、分岐先予測バッファ９と記憶装置１０とにその仮想ア
ドレスを供給する。

実アドレスレジスタ８は、実アドレスを保持するレジス
タであり、信号線１０７を通しアドレス加算器６より供
給される実アドレスを受け、信号線１０９を通し命令カ
ウンタ４に、その実アドレスを供給する。

分岐先予測バッファ９は、分岐命令の仮想アドレス情報
と分岐命令の分岐先実アドレスと仮想アドレスを生成す
るためのアドレス情報とを記憶する記憶装置であり、信
号線１０８を通し仮想アドレスレジスタ７より供給され
る命令の先取り仮想アドレスを情報として、その仮想ア
トシスと等しい仮想アドレス情報があった場合には、そ
れに対応する分岐先実アドレスを信号線１１０を通しア
ドレス加算器６及び命令カウノタバッファ３に、アドレ
ス情報を信号線１】１を通しアドレス加算器６に供給す
る。

第２図は、分岐先予測バッファ９の一構成例であり、仮
想アドレス指定情報記憶装置（ＴＡＭＡ）６］、６２．
分岐先実アドレス記憶装置（ＴＡＭＢ）６３．６４．分
岐先仮想アドレス生成情報記憶装置（ＴＡＭＣ）６５．
６６．比較器（ＴＡＣ）６７゜６８、選択制御回路（Ｔ
ＡＳＣ）　６９　、選択回路（ＴＡＸＡおよびＴＡＸＢ
）　７０．７１よシ成り立っている。

仮想アドレス指定情報記憶装置６１．６２は、過去の命
令の履歴における分岐命令の仮想アドレス情報、すなわ
ち分岐命令の仮想アドレス指定情報を記憶する記憶装置
であり、信号線１０８によす、仮想アドレスレジスタ５
より送出される命令の仮想アドレスの一部を情報として
信号線１１３゜１１４より仮想アドレス指定情報を送出
する。

分岐先実アドレス記憶装置６３．６４は分岐命令の分岐
先実アドレスを記憶する記憶装置であシ、仮想アドレス
指定情報記憶装置６１．６２と同様に信号線１０８によ
り仮想アドレスレジスタ５より送出される命令の仮想ア
ドレスの一部を情報として、信号線１１５．１１６より
分岐先実アドレスを送出する。

分岐先仮想アドレス生成情報記憶装置６５．６６は分岐
先実アドレス記憶装置６３．６４の分岐先実アドレスか
ら仮想アドレスを作るための情報を記憶する記憶装置で
あり、仮想アドレス指定情報記憶装置６］、６２と同様
に信号＃１０８により仮想アドレスレジスタ５よル送出
される命令の仮想アドレスの一部を情報として、信号線
】１７゜】１８よ抄分岐先仮想アドレス生成情報を送出
する。

比較器６７．６８は、分岐命令の仮想アドレス指定情報
と仮想アドレスとを比較する回路であり、信号線１１３
，１１４を通し仮想アドレス指定情報記憶装置６１．６
２より送出された分岐命令の仮想アドレス指定情報と、
信号線１０８を通し仮想アドレスレジスタ７より送出さ
れる仮想アドレスにより、それらの一致不一致を信号線
１２０゜１２１に送出する。

選択制御回路６９は、選択回路（ＴＡＸＡ、　ＴＡＸＢ
　）７０．７１を制御する回路であシ、信号線１２０゜
１２１によシ比較器６７．６８より送出された情報をも
とに、選択回路（ＴＡＸＡ、ＴＡＸＢ）７０．７１に対
する制御信号を信号線１２２を通して送出する。

選択回路（ＴＡＸＡ、　ＴＡＸＢ）　７０　、７１は複
数レベル存在する分岐先実アドレス記憶装置６３．６４
及び分岐先仮想アドレス生成情報記憶装置６５゜６６の
どのレベルの出力を予測される分岐先情報とするかを選
択する回路であり、選択回路７０は、選択制御回路６９
より送出される制御信号をもとに、信号線１１５．１１
６を通し、分岐先実アドレス記憶装置６３．６４より送
出された分岐先実アドレスを選択し、信号線１１０を通
してアドレス加算器６及び先取多命令制御装置５に送出
し、選択回路７１は、同様に信号線１１７，１１８を通
し、分岐先仮想アドレス生成情報記憶装置６５゜６６よ
り送出された分岐先仮想アドレス生成情報−】〇　− を選択し、信号線】１】を通してアドレス加算器６に送
出する。

次に第１図をもとに動作を簡単に説明する。

通常の命令先取りバッファ１の補充の命令先取シは、先
取り命令制御装置５から信号ａ１０５を通して供給され
るアドレス情報をもとにして、アドレス加算器６が各種
のアドレス修飾を行ない命令の仮想アドレスを生成し、
信号線１０６を通して仮想アドレスレジスタ７に供給す
る。分岐先予測バッファ９はその仮想アドレスをもとに
検索を行い、等しい仮想アドレスがみつかった場合は、
それに対応する実アドレスを信号線１】０を通し命令カ
ウンタバッファ３及びアドレス加算器６に、仮想アドレ
ス生成情報を信号線】１１を通しアドレス加算器６に送
出する０アドレス加算器６は、その２つの情報をもとに
予測される分岐先命令の先取りアドレスを生成し、仮想
アドレスレジスタ７から記憶装置１０に信号線１０Ｂを
通して送出する。この予測された分岐命令が命令レジス
タ２に読出されデコードされ、次の分岐先命令が命令レ
ジスタ２に取込まれる時、命令カウンタ４は、信号線】
１２を通じ命令カウンタバッファ３より送出される分岐
先実アドレスを命令アドレスとして取込む。

〔発明の効果〕 以上説明したように本発明には、分岐ヒストリテーブル
の分岐先アドレスを実アドレスとして保持することによ
り、常に、分岐先命令のデコード時に（言、それに対応
する命令アドレスを確定することができ、分岐命令の分
岐先に、命令アドレスを用いたアドレス修飾があった時
も、分岐命令での分岐先実アドレスの確定を待つことな
く、分岐先命令を実行でき処理速度を向上できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロ、り図、第２図は
第１図の分岐先予測バッファ９の一実施例のブロック図
である。 １・・・・・命令先取りバッファ（ＩＢ）、２・・・・
・・命令レジスタ（■几）、３・・・・・・命令カウン
タバッファ（ＩＣＢ）、４・・・・・・命令カウンタ（
ＩＣ）、５・・・・・・先取り命令制御袋ｆｉ（ＦＩＣ
）、６・・・・・アドレス加算器（ＡＡ）、７・・・・
・・仮想アドレスレジスタ（ＶＡＲ）、８・・・・・・
実アドレスレジスタ（ＥＡＲ）、９・・・・・・分岐先
予測バッファ（ＴＡＢ）、】０・・・・・・記憶袋Ｒ（
ＭＥＭ）、６１．６２・・・・・・仮想アドレス指定情
報記憶装置（ＴＡＭＡ）、６３．６４・・・・・・分岐
先実アドレス記憶装置（ＴＡＭＢ）　、６５．６６・・
・・・分岐先仮想アドレス生成情報記憶装置（ＴＡＭＣ
）、６７．６８・・・・・・比較器（ＴＡＣ）、６９・
・・・・・選択制御回路（ＴＡＳＣ）、７０．７１・・
・・・　選択回路牛　１　フ

Claims (1)

1. 【特許請求の範囲】 過去の命令の履歴における分岐命令の仮想アドレス情報
   と、分岐命令に対応する分岐先実アドレスと、実アドレ
   スから仮想アドレスを作るための情報とを含む分岐情報
   とを記憶する実アドレス分岐ヒストリテーブルと、 命令先取りにおいて先取りする命令語の仮想アドレス情
   報が前記分岐ヒストリテーブルに登録されているかどう
   かを調べ、該分岐命令の登録の判明に応じて前記分岐ヒ
   ストリテーブルから対応する分岐情報を読出す分岐情報
   読出し手段と、前記読出された分岐情報に従って命令の
   先取り動作を実施する命令先取り手段とを含むことを特
   徴とする命令先取り装置。