JPS6285444A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6285444A
JPS6285444A JP22520185A JP22520185A JPS6285444A JP S6285444 A JPS6285444 A JP S6285444A JP 22520185 A JP22520185 A JP 22520185A JP 22520185 A JP22520185 A JP 22520185A JP S6285444 A JPS6285444 A JP S6285444A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
manufacturing
insulating layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22520185A
Other languages
English (en)
Inventor
Daishiyoku Shin
申 大▲てい▼
Masao Kanazawa
金沢 政男
Mutsuo Yoshinami
睦男 良波
Hideki Fushimi
英樹 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22520185A priority Critical patent/JPS6285444A/ja
Publication of JPS6285444A publication Critical patent/JPS6285444A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 等方性エツチングによるサイドエツチングが可能で、か
つ絶縁層の異方性エツチングに対するマスク性を有する
マスク層を用いてコンタクト孔を形成し、微細な二Jン
タクト孔の段差を緩和し、配線層の断線を防止する製造
方法を提供する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に段差被覆を
改善できるコンタクト孔の形成方法に関する。
半導体装置の製造においては、絶縁層を介して配線層と
半導体基板、あるいは半導体基板上に形成された導電層
等の下地との間に電気的接続を行う場合、絶縁層にコン
タクト孔を開けて露出した下地の上に配線層を形成し、
両者を接触させている。
この場合、デバイスの微細化にともない、コンタクト孔
は小さく、深くなり、配線層の被覆が困難になるため、
その断面形状を工夫して配線層の段差被覆を改善する方
法が種々試みられている。
〔従来の技術〕
微細なコンタクト孔の従来の形成方法は、レジストマス
クを用いて、リアクティフ゛イオンコニツチング(RI
Bり法による垂直方向に優勢な異性性エツチングで行っ
ていた。
このとき、メルト等により絶縁層に開けられたコンタク
ト了りの肩をなだらかににしても、二Iンタクト孔が微
細なため配線層の被覆は非常に不利なものである。
さらに、改良された方法として、レジストマスクを用い
て等方性エツチングと異性性エツチングを用いてコンタ
クト孔の肩を面とりする方法が行われている。
第3図(11、(2)は従来例による改良されたコンタ
クト孔形成方法である。
第3図(1)において、下地1の上に絶縁層2を被着し
、その」−にレジスト4を塗布しコンタクト孔形成部を
開[−1する。
つぎに、等方性エツチングにより、レジスト4の下まで
絶縁層2をアンダーカットし、続いて異性性エツチング
により、絶縁層2を開「1して下地1を露出さ・口、コ
ンタクト孔を形成する。
第3図(2)において、レジストを除去後、コンタクト
孔を覆って配線層5、カバー絶縁層6を形成する。
この場合において4)、図のA、8点の個所が滑らかで
ないため、配線層の被覆がよくない。
〔発明が解決しようとする問題点〕
従来のコンタクト孔の形成方法では、配線層の段差被覆
が悪く、断線の危険がある。
〔問題点を解決するための手段〕
一1二記問題点の解決は、下地(1)上に、絶縁層(2
)と、マスク層(3)と、レジスト(4)とを順次被着
し、該しシスト(4)の:ノンタクト孔形成領域に開1
」部を形成し、等方性エツチングにより、該マスク層(
3)を該開口部の面積より大きく除去し、異方性エツチ
ングにより、該絶縁層(2)を略該開口部の面積で厚さ
方向に厚さの途中までを除去し、レジスI−(4)を除
去して、該マスク層(3)をマスクにした異方性エツチ
ングにより、該絶縁層(2)を除去して核上j1!!(
11を露出させる工程を含む本発明による半導体装置の
製造方法、および 下地(1)上に、絶縁層(2)と、マスク層(3)と、
レジスト(4)とを順次被着し、該レジスト(4)の二
lンタクト孔形成領域に開口部を形成し、等力性上ソチ
ングにより、該マスク層(3)を該開口部の面積より大
きく除去し、かつ該絶縁層(2)の一部を除去し、異方
性エツチングにより、該絶縁層(2)を除去して該下地
f11を露出させる工程を含む本発明による半導体装置
の製造方法により達成される。
前記下地(1)が半導体基板、あるいは半導体基板上に
被着された導電層である、 前記マスク層(3)が多結晶珪素層、あるいは窒化珪素
層である、 前記絶縁層(2)が燐珪酸ガラス層、あるいは二酸化珪
素層である 場合は特に本発明の効果が顕著である。
〔作用〕
本発明は、レジストをマスクにした等方性エツチングに
よるサイドエツチングが可能で、かつ絶縁層の異方性エ
ツチングに対するマスク性を有するマスク層を用いて、
まずマスク層を等方性エツチングによりサイドエツチン
グしてコンタクト孔よりやや大きい孔を開け、このマス
ク層を利用して肩のだれた断面形状を有するコンタクト
孔を形成し、コンタクト孔の段差を緩和し、配線層の断
線を防止するものである。
〔実施例〕
第1図+11〜(6)は第1の本発明によるコンタクト
孔の形成方法を工程順に説明する断面図である。
第1図(1)において、1は下地で、例えば珪素(Si
)%板で、この」−に化学気相成長(CVll)法によ
り、絶縁層として厚“さlttmの燐濃度の大きい燐珪
酸ガラス(+1−PSG)層2、マスク層として厚さ2
000人の多結晶珪素(ポリSi)層3を順次被着する
つき゛に、その−にに厚さ1.3〜1.5μmのレジス
ト4を塗布し、mlンタクト孔形成領域に開11部を形
成する。
第1図(2)において、レジストパターンをマスクにし
て、等方性エツチングによりポリSi層3をアンダーカ
ットする。
ポリSiの等方性エツチングの条件は、エツチングガス
として四弗化炭素(CF4)→−酸素(0□)をITo
rrに減圧して、周波数2.45Gllzの電力をIK
W加えて行う、マイクロ波励起によるプラズマエツチン
グによる。
第1図(3)においζ、異方性エツチングによりn−p
sc層2を半分程度の厚さにする。
n−pscの異方性エツチングの条件は、エツチングガ
スとして三弗化メタン(CIIF3) + 02を(1
,4Torrに減圧して、周波数13.56M1lzの
電力を500−加えて行う、I?IHによる。
第1図(4)において、レジスト4を除去後、ポリSi
層3をマスクにして、異方性エツチングにより+1−P
SG層2を下地1が露出するまで除去する。
ロー115Gの異方性エツチングの条件は前工程と同様
である。
レジストの除去条件は、エツチングガスとして02をl
 Torrに減圧して、周波数2.45GHzの電力を
IKW加えて行う、マイクロ波励起によるプラズマアッ
シングによる。
第1図(5)において、エツチング後は図示のように段
差の緩和された断面形状を有するコンタクト孔が得られ
る。
つぎに、ポリSi層3を除去する。
第1図(6)において、コンタクト孔を覆って配線層と
してアルミニウム(^1)層5を形成する。
第2図+11〜(4)は第2の発明によるコンタクト孔
の形成方法を工程順に説明する断面図である。
第2図(1)において、1は下地で、例えばSi基板で
、この上にCvI′1法により、絶縁層として厚さ1μ
mの1l−PSG層2、マスク層として厚さ4000人
のポリSi層3を順次被着する。
つぎに、その−1−に厚さ1.3〜1.5μmのレジス
ト4を塗布し、二lンタクト孔形成領域に開「1部を形
成する。
第2図+21において、レジストパターンをマスクにし
て、等方性エツチングによりポリSi層3をアンダーカ
ットする。
同時に、n−psc層2も一部エソチングして凹部を形
成する。
第2図(3)において、レジスト4を除去しないでこれ
をマスクにして、異方性エツチングによりローPSG層
2を下地1が露出するまで除去する。
つぎに、レジスト4、およびポリSi層3を除去する。
第2図(4)において、図示のように段差の緩和された
断面形状を有する二1ンタクト孔が得られる。
この後、第1図(6)と同様にコンタクト孔を覆って配
線層を形成する。
〔発明の効果〕
以上詳細に説明したように本発明による一1ンタクl孔
の形成方法では、デバイスの微細化にともないmlノン
タクト孔小さくなっても、配線層の段差被覆がよく、断
線の危険が少ない。
【図面の簡単な説明】
第1図(1)〜(6)は第1の本発明によるコンタクト
孔の形成方法を工程順に説明する断面図、第2図(1,
1〜(4)は第2の発明によるコンタクト孔の形成方法
を工程順に説明ゴる断面図、第3図(1)、(2)は従
来例による改良されたコンタクト孔形成方法である。 図において、 1は下地で、例えばSt基板、 2は絶縁層でD−PSG層、 3はマスク層でポリSi層、 4はレジスト、 5は配線層でA1層 である。 1゛1、埋入f「理士井桁貞− 第1の茫Er目の1杢’pEg、蛙、■目13止作叫ト
d盛1 図 卒2の介ト巳Hの工Ka畠ギ(BHわ可イ[雨121嵜
2 圀

Claims (14)

    【特許請求の範囲】
  1. (1)下地(1)上に、絶縁層(2)と、マスク層(3
    )と、レジスト(4)とを順次被着し、該レジスト(4
    )のコンタクト孔形成領域に開口部を形成し、 等方性エッチングにより、該マスク層(3)を該開口部
    の面積より大きく除去し、 異方性エッチングにより、該絶縁層(2)を略該開口部
    の面積で厚さ方向に厚さの途中までを除去し、レジスト
    (4)を除去して、該マスク層(3)をマスクにした異
    方性エッチングにより、該絶縁層(2)を除去して該下
    地(1)を露出させる工程を含むことを特徴とする半導
    体装置の製造方法。
  2. (2)下地(1)上に、絶縁層(2)と、マスク層(3
    )と、レジスト(4)とを順次被着し、該レジスト(4
    )のコンタクト孔形成領域に開口部を形成し、 等方性エッチングにより、該マスク層(3)を該開口部
    の面積より大きく除去し、かつ該絶縁層(2)の一部を
    除去し、 異方性エッチングにより、該絶縁層(2)を除去して該
    下地(1)を露出させる工程を含むことを特徴とする半
    導体装置の製造方法。
  3. (3)前記下地(1)が半導体基板であることを特徴と
    する特許請求の範囲第1項記載の半導体装置の製造方法
  4. (4)前記下地(1)が半導体基板上に被着された導電
    層であることを特徴とする特許請求の範囲第1項記載の
    半導体装置の製造方法。
  5. (5)前記マスク層(3)が多結晶珪素層であることを
    特徴とする特許請求の範囲第1項記載の半導体装置の製
    造方法。
  6. (6)前記マスク層(3)が窒化珪素層であることを特
    徴とする特許請求の範囲第1項記載の半導体装置の製造
    方法。
  7. (7)前記絶縁層(2)が燐珪酸ガラス層であることを
    特徴とする特許請求の範囲第1項記載の半導体装置の製
    造方法。
  8. (8)前記絶縁層(2)が二酸化珪素層であることを特
    徴とする特許請求の範囲第1項記載の半導体装置の製造
    方法。
  9. (9)前記下地(1)が半導体基板であることを特徴と
    する特許請求の範囲第2項記載の半導体装置の製造方法
  10. (10)前記下地(1)が半導体基板上に被着された導
    電層であることを特徴とする特許請求の範囲第2項記載
    の半導体装置の製造方法。
  11. (11)前記マスク層(3)が多結晶珪素層であること
    を特徴とする特許請求の範囲第2項記載の半導体装置の
    製造方法。
  12. (12)前記マスク層(3)が窒化珪素層であることを
    特徴とする特許請求の範囲第2項記載の半導体装置の製
    造方法。
  13. (13)前記絶縁層(2)が燐珪酸ガラス層であること
    を特徴とする特許請求の範囲第2項記載の半導体装置の
    製造方法。
  14. (14)前記絶縁層(2)が二酸化珪素層であることを
    特徴とする特許請求の範囲第2項記載の半導体装置の製
    造方法。
JP22520185A 1985-10-09 1985-10-09 半導体装置の製造方法 Pending JPS6285444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22520185A JPS6285444A (ja) 1985-10-09 1985-10-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22520185A JPS6285444A (ja) 1985-10-09 1985-10-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6285444A true JPS6285444A (ja) 1987-04-18

Family

ID=16825558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22520185A Pending JPS6285444A (ja) 1985-10-09 1985-10-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6285444A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271957A (ja) * 1987-04-28 1988-11-09 Sony Corp 多層配線形成方法
US5148184A (en) * 1990-04-23 1992-09-15 Sanyo Electric Co., Ltd. Method of controlling printed density in thermal transfer recording
US5354716A (en) * 1990-05-02 1994-10-11 Nec Electronics, Inc. Method for forming a DRAM memory cell with tapered capacitor electrodes
US5510294A (en) * 1991-12-31 1996-04-23 Sgs-Thomson Microelectronics, Inc. Method of forming vias for multilevel metallization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60755A (ja) * 1983-06-16 1985-01-05 Pioneer Electronic Corp スル−ホ−ルの形成方法
JPS6196729A (ja) * 1984-10-17 1986-05-15 Oki Electric Ind Co Ltd 半導体集積回路の接触孔形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60755A (ja) * 1983-06-16 1985-01-05 Pioneer Electronic Corp スル−ホ−ルの形成方法
JPS6196729A (ja) * 1984-10-17 1986-05-15 Oki Electric Ind Co Ltd 半導体集積回路の接触孔形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271957A (ja) * 1987-04-28 1988-11-09 Sony Corp 多層配線形成方法
US5148184A (en) * 1990-04-23 1992-09-15 Sanyo Electric Co., Ltd. Method of controlling printed density in thermal transfer recording
US5354716A (en) * 1990-05-02 1994-10-11 Nec Electronics, Inc. Method for forming a DRAM memory cell with tapered capacitor electrodes
US5510294A (en) * 1991-12-31 1996-04-23 Sgs-Thomson Microelectronics, Inc. Method of forming vias for multilevel metallization

Similar Documents

Publication Publication Date Title
CA1175956A (en) Semiconductor integrated circuits and manufacturing process thereof
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
US5109267A (en) Method for producing an integrated circuit structure with a dense multilayer metallization pattern
JPS63258021A (ja) 接続孔の形成方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH1117005A (ja) 半導体装置及びその製造方法
JPS5893255A (ja) 半導体装置の製造方法
JPS63147347A (ja) 半導体装置
JPH04211120A (ja) コンタクトの形成方法およびそれを用いた半導体装置の製造方法
JPH07183315A (ja) 半導体装置及び半導体装置の製造方法
JPH10340952A (ja) 集積回路の多層配線形成方法
JP2702007B2 (ja) 半導体装置の製造方法
JPS60236244A (ja) 半導体装置の製造方法
JPS62269340A (ja) 絶縁分離層にあけられた接触孔にタングステンを充填する方法
JPS60140818A (ja) 半導体装置の製造方法
JPS5834917A (ja) 半導体装置の製造方法
JPH11154702A (ja) 半導体装置及びその製造方法
JPH03203325A (ja) 半導体装置の製造方法
KR100399964B1 (ko) 반도체 장치의 금속배선 형성방법
US20040014311A1 (en) Method for manufacturing a semiconductor device
JPH11176935A (ja) 半導体装置の製造方法
JPH01187862A (ja) 半導体装置の製造方法
KR20010001451A (ko) 반도체소자의 제조방법