JPS628549A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS628549A JPS628549A JP60147220A JP14722085A JPS628549A JP S628549 A JPS628549 A JP S628549A JP 60147220 A JP60147220 A JP 60147220A JP 14722085 A JP14722085 A JP 14722085A JP S628549 A JPS628549 A JP S628549A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- dummy resistor
- dummy
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は混成集積回路に関し、さらに詳細にいえば、
自動検査ラインによる良否の自動選別を確実に行なうこ
とができる混成集積回路に関する。
自動検査ラインによる良否の自動選別を確実に行なうこ
とができる混成集積回路に関する。
〈従来の技術〉
従来から混成集積回路としては、第２図に示すように、
基板（１月の上に能動素子、受動素子等からなる集積回
路（１２）を搭載し、さらに基板（１１）の周縁部に形
成した一対の電極（１３）（１３）の間にダミー抵抗（
１４）を設けた構成が採用されている。
基板（１月の上に能動素子、受動素子等からなる集積回
路（１２）を搭載し、さらに基板（１１）の周縁部に形
成した一対の電極（１３）（１３）の間にダミー抵抗（
１４）を設けた構成が採用されている。
そして、上記構成の混成集積回路では、基板（１１）の
上に集積回路を構成する回路部品を実装した後、素子の
ばらつきを補償するために、直流電流、信号投入時の諸
特性の検査を行ない、回路中の抵抗、コンデン９のレー
ザトリミングを行なうようにしている。また、この場合
に、混成集積回路の良否の判別を行なうために、マーキ
ングとしてダミー抵抗（１４）の切断を行なうようにし
ている。
上に集積回路を構成する回路部品を実装した後、素子の
ばらつきを補償するために、直流電流、信号投入時の諸
特性の検査を行ない、回路中の抵抗、コンデン９のレー
ザトリミングを行なうようにしている。また、この場合
に、混成集積回路の良否の判別を行なうために、マーキ
ングとしてダミー抵抗（１４）の切断を行なうようにし
ている。
〈発明が解決しようとする問題点〉
上記の構成の混成集積回路であれば、上記工程における
良否の判別を行なわず、さらに別の工程においてマーキ
ングを施し、良否の判別を行なうことが困難であるとい
う問題がある。即ち、従来の混成集積回路においては、
ダミー抵抗（１４）を切断した状態で、両電極（１３）
（１３）の間の抵抗値等を測定することにより、良否
の判別を行なうようにしているので、混成集積回路をモ
ールドした場合、或はケーシングに組込んだ場合等にお
いて混成集積回路の特性が変化することがあるにも拘わ
らず、マーキングとしてダミー抵抗（１４）の切断を行
なうことが困難であり、また、不良品をモールドし、或
はケーシングに組込んでしまった後に良否の自動判別を
行なうことは極めて困難である。
良否の判別を行なわず、さらに別の工程においてマーキ
ングを施し、良否の判別を行なうことが困難であるとい
う問題がある。即ち、従来の混成集積回路においては、
ダミー抵抗（１４）を切断した状態で、両電極（１３）
（１３）の間の抵抗値等を測定することにより、良否
の判別を行なうようにしているので、混成集積回路をモ
ールドした場合、或はケーシングに組込んだ場合等にお
いて混成集積回路の特性が変化することがあるにも拘わ
らず、マーキングとしてダミー抵抗（１４）の切断を行
なうことが困難であり、また、不良品をモールドし、或
はケーシングに組込んでしまった後に良否の自動判別を
行なうことは極めて困難である。
この発明は上記の問題点に鑑みてなされた−ものであり
、マーキングとしてのダミー抵抗の切断を高速で行なう
ことができ、しかも集積回路の部品を実装した後の完成
、未完成を問わず良否の自動判別を行なうことができる
混成集積回路を提供することを目的としている。
、マーキングとしてのダミー抵抗の切断を高速で行なう
ことができ、しかも集積回路の部品を実装した後の完成
、未完成を問わず良否の自動判別を行なうことができる
混成集積回路を提供することを目的としている。
〈問題点を解決するための手段〉
上記の目的を達成するための、この発明の混成集積回路
は、能動素子、受動素子等からなる集積回路を搭載した
基板の所定位置に少なくとも電源供給用のリードピンと
グランド用のリードピンとを取付けているとともに、上
記各リードピンと集積回路との間を電気的に接続する導
体ラインを基板上に設け、さらに上記集積回路の電源−
グランド間抵抗より小さい抵抗値を有するダミー抵抗を
、トリミング可能に、かつ上記両リードピン間を直接電
気的に接続する状態で設けている。
は、能動素子、受動素子等からなる集積回路を搭載した
基板の所定位置に少なくとも電源供給用のリードピンと
グランド用のリードピンとを取付けているとともに、上
記各リードピンと集積回路との間を電気的に接続する導
体ラインを基板上に設け、さらに上記集積回路の電源−
グランド間抵抗より小さい抵抗値を有するダミー抵抗を
、トリミング可能に、かつ上記両リードピン間を直接電
気的に接続する状態で設けている。
但し、上記ダミー抵抗としては、混成集積回路のケーシ
ング上に設けられているものであってもよく、また、複
数個設けられていてもよい。
ング上に設けられているものであってもよく、また、複
数個設けられていてもよい。
〈作用〉
上記の構成の混成集積回路であれば、電源供給用のリー
ドピンとグランド用のリードピンとの間における抵抗、
直流電流等を測定することにより、混成集積回路の良否
を判別することができ、良品であると判別された場合に
は、ダミー抵抗をトリミングすることにより、混成集積
回路を正常動作できる状態にするとともに、良品である
ことが目視判断できるようにすることができる。
ドピンとグランド用のリードピンとの間における抵抗、
直流電流等を測定することにより、混成集積回路の良否
を判別することができ、良品であると判別された場合に
は、ダミー抵抗をトリミングすることにより、混成集積
回路を正常動作できる状態にするとともに、良品である
ことが目視判断できるようにすることができる。
また、上記ダミー抵抗が混成集積回路のケーシング上に
設けられているものであれば、ケーシングに組込んだ状
態での判別結果に基いて簡単にマーキングとしてのダミ
ー抵抗の切断を行なうことができる。さらには、上記ダ
ミー抵抗が複数個設けられているものであれば、複数箇
所での検査を行ない、各検査工程に対応させてマーキン
グとしてのダミー抵抗の切断を行なうことができる。
設けられているものであれば、ケーシングに組込んだ状
態での判別結果に基いて簡単にマーキングとしてのダミ
ー抵抗の切断を行なうことができる。さらには、上記ダ
ミー抵抗が複数個設けられているものであれば、複数箇
所での検査を行ない、各検査工程に対応させてマーキン
グとしてのダミー抵抗の切断を行なうことができる。
〈実施例〉
以下、実施例を示す添付図面によって詳細に説明する。
第１図はこの発明の混成集積回路の一実施例を示す斜視
図である。
図である。
基板（１）の所定位置に電源供給用のり−ドビン（２）
、およびグランド用のり−ドピン（３）を取付けている
とともに、能動素子、受動素子等からなる集積回路（４
）を搭載しており、さらに上記各リードピン（２）（３
）と集積回路（４）との間を電気的に接続する導体パッ
ド（５） （６１を形成している。そして、上記導体パ
ッド（５） （６）の間にダミー抵抗（７）が設けられ
ている。即ち、ダミー抵抗（７）は、上記集積回路（４
）と並列に接続された状態であり、ダミー抵抗（７）の
抵抗値は、上記集積回路（４）の電源−グランド間抵抗
より小さい抵抗値に設定されている。尚、上記ダミー抵
抗（７）は、基板（１）に直接形成されていてもよく、
図示しないケーシングの上に形成してもよい。
、およびグランド用のり−ドピン（３）を取付けている
とともに、能動素子、受動素子等からなる集積回路（４
）を搭載しており、さらに上記各リードピン（２）（３
）と集積回路（４）との間を電気的に接続する導体パッ
ド（５） （６１を形成している。そして、上記導体パ
ッド（５） （６）の間にダミー抵抗（７）が設けられ
ている。即ち、ダミー抵抗（７）は、上記集積回路（４
）と並列に接続された状態であり、ダミー抵抗（７）の
抵抗値は、上記集積回路（４）の電源−グランド間抵抗
より小さい抵抗値に設定されている。尚、上記ダミー抵
抗（７）は、基板（１）に直接形成されていてもよく、
図示しないケーシングの上に形成してもよい。
以上の構成であれば、両リードピン（２） （３）の間
の抵抗値、直流電流等を測定することにより、簡単に混
成集積回路の良否を判別することができるので、良品で
あると判別された混成集積回路に対してのみ、トリミン
グとしてのダミー抵抗（７）の切断を行なって、混成集
積回路を正常動作可能な状態とし、しかもダミー抵抗（
刀の切断を目視判断可能なように行なうことにより、−
見して直ちに混成集積回路の良否を確認することができ
る状態とずることができる。
の抵抗値、直流電流等を測定することにより、簡単に混
成集積回路の良否を判別することができるので、良品で
あると判別された混成集積回路に対してのみ、トリミン
グとしてのダミー抵抗（７）の切断を行なって、混成集
積回路を正常動作可能な状態とし、しかもダミー抵抗（
刀の切断を目視判断可能なように行なうことにより、−
見して直ちに混成集積回路の良否を確認することができ
る状態とずることができる。
したがって、自動的に良品と不良品との選別を簡単に行
なうことができることになる。
なうことができることになる。
また、ダミー抵抗（７）をケーシングの上に設けた場合
には、混成集積回路をケーシングに組込んだ状態におけ
る判別結果に基いて簡単にマーキングとしてのダミー抵
抗（′７）の切断を行なうことができる。
には、混成集積回路をケーシングに組込んだ状態におけ
る判別結果に基いて簡単にマーキングとしてのダミー抵
抗（′７）の切断を行なうことができる。
さらに、ダミー抵抗（刀を複数個設けた場合には、複数
箇所での良否の判別に対応させて選択的に何れかのダミ
ー抵抗（力の切断を行なうことができる。
箇所での良否の判別に対応させて選択的に何れかのダミ
ー抵抗（力の切断を行なうことができる。
〈発明の効果〉
以上のようにこの発明は、工程の如何を問わず簡単に良
否の判別を行なうことができるとともに、マーキングを
も簡単に行なうことができるという特有の効果を奏する
。
否の判別を行なうことができるとともに、マーキングを
も簡単に行なうことができるという特有の効果を奏する
。
第１図は混成集積回路の一実施例を示す斜視図、第２図
は従来例を示す斜視図。 （１）・・・基板、（２）・・・電源供給用のリードピ
ン、（３）・・・グランド用のリードピン、（４）・・
・集積回路、（５１，［６）・・・導体パッド、（７）
・・・ダミー抵抗 特許出願人 住友電気工業株式会社 代 理 人 弁理士 亀 井 弘 勝
（ばか２名） 第１図 第２図
は従来例を示す斜視図。 （１）・・・基板、（２）・・・電源供給用のリードピ
ン、（３）・・・グランド用のリードピン、（４）・・
・集積回路、（５１，［６）・・・導体パッド、（７）
・・・ダミー抵抗 特許出願人 住友電気工業株式会社 代 理 人 弁理士 亀 井 弘 勝
（ばか２名） 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、能動素子、受動素子等からなる集積回路を搭載した
基板の所定位置に少なくとも電源供給用のリードピンと
グランド用のリードピンとを取付けているとともに、上
記各リードピンと集積回路との間を電気的に接続する導
体ラインを基板上に設け、さらに上記集積回路の電源−
グランド間抵抗より小さい抵抗値を有するダミー抵抗を
、トリミング可能に、かつ上記両リードピン間を直接電
気的に接続する状態で設けたことを特徴とする混成集積
回路。 ２、ダミー抵抗が混成集積回路のケーシング上に設けら
れている上記特許請求の範囲第１項記載の混成集積回路
。 ３、ダミー抵抗が複数個設けられている上記特許請求の
範囲第１項記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147220A JPS628549A (ja) | 1985-07-04 | 1985-07-04 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147220A JPS628549A (ja) | 1985-07-04 | 1985-07-04 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628549A true JPS628549A (ja) | 1987-01-16 |
Family
ID=15425285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147220A Pending JPS628549A (ja) | 1985-07-04 | 1985-07-04 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628549A (ja) |
-
1985
- 1985-07-04 JP JP60147220A patent/JPS628549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3852073T2 (de) | Angepasste gedruckte Schaltung. | |
| US5708370A (en) | Depth sensor which detects grinding depth by means of change and resistance of resistor also ground during grinding | |
| CA2232963A1 (en) | Measuring method for detecting a short-circuit between the turns of a coil integrated on a chip, and integrated circuit structure adapted to such a measuring method | |
| JPH05335117A (ja) | チップネットワーク抵抗器 | |
| JPH08250897A (ja) | 電気的特性検査機能付きマウンタ及びその制御方法 | |
| CN217116490U (zh) | 一种pcb板及探针卡 | |
| JPH07218582A (ja) | Ｉｃピンの接続不良検出装置 | |
| JPH0144040B2 (ja) | ||
| JP2752942B2 (ja) | Ｉｃ評価ボードおよびｉｃ評価方法 | |
| JPH05251519A (ja) | 半導体デバイス測定用テスター | |
| JPH0648898Y2 (ja) | プリント配線基板 | |
| JPH02237091A (ja) | 印刷配線板 | |
| JP2525485Y2 (ja) | プリント配線板構造 | |
| JPS6222854Y2 (ja) | ||
| JPH0611462Y2 (ja) | 基板検査用コンタクトプローブ | |
| JPH043831B2 (ja) | ||
| JPH0315765A (ja) | テストボード | |
| JPS634922B2 (ja) | ||
| JPH0961494A (ja) | プリント基板の試験用パターン | |
| JPS61212779A (ja) | トリミング装置における測定系の精度確認方法 | |
| JPH04225545A (ja) | 表面実装形集積回路 | |
| JPH036882A (ja) | プリント配線板 | |
| JPH07202375A (ja) | 厚膜回路基板の製造方法 | |
| JPS6340390A (ja) | 表面実装プリント配線板 | |
| JP2000254824A (ja) | 基板実装部品及びその誤実装検知方法 |