JPS628589Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は希望局の受信周波数をプリセツトで
きるようにしたプリセツトチユーナにおいて、受
信周波数書込み時に書込みが許されるチヤンネル
を表示するようにした表示回路に関する。

プリセツトチユーナにおいては複数の受信希望
局の受信周波数をプリセツトすることができる。
しかしながら従来のプリセツトチユーナにおいて
はメモリの空きチヤンネルを表示する手段がない
ため、書込み時にどのチヤンネルが既に書込まれ
ており、どのチヤンネルが空になつているかを判
別することが困難であつた。プリセツト内容はバ
ツクアツプされて長期に亘り、保持され得るの
で、特にあるチヤンネルのプリセツトから次のチ
ヤンネルまでの間に長い月日が経過したような場
合、前回のプリセツトに関するユーザの記憶はま
ず薄れており、到底信頼に足るものではあり得な
かつた。このため、既に書込まれているチヤンネ
ルの記憶内容を消去してしまうという不都合が生
じていた。

この考案は上述の点に鑑みてなされたもので、
プリセツト操作を行なう際に書込みが許されるチ
ヤンネルを表示するようにしたプリセツトチユー
ナのチヤンネル表示回路を提供しようとするもの
である。この考案はプリセツト操作が書込み制御
スイツチを投入する操作とその後チヤンネル指定
スイツチを投入する操作とにより構成されている
ことに着目し、既にプリセツトされたチヤンネル
を記憶しておき、次回のプリセツト操作において
書込み制御スイツチの投入からそれが解除される
までの間その記憶情報に基づいて、その記憶され
たチヤンネルまたはそれ以外のチヤンネルを表示
することにより書込みが許されるチヤンネルを容
易に判断できるようにしている。

以下この考案を添付図面の実施例にもとづいて
詳しく説明する。

第１図はこの考案を適用したシンセサイザ方式
のプリセツトチユーナの概略を示したものであ
る。第１図において、アンテナ１を介して取込ま
れた受信信号は高周波増幅器２にて増幅される。
局発信号発生回路３は受信周波数ｒに対応した
局部発信周波数ｌを発生し、同時にその局部発
信周波数ｌに対応した数値Ｎ（シンセサイザ方
式のチユーナの倍率設定値）を出力する。周波数
混合器４は受信周波数ｒと局部発信周波数ｌ
とのビート周波数Δを取出す。このビート周波
数Δは中間周波数増幅器５にて増幅され、検波
器（図示せず）を介して低周波増幅器（図示せ
ず）に導かれる。

プリセツトメモリ６は受信希望局をプリセツト
するためのメモリで、その局の受信周波数ｒを
前記倍率設定値Ｎにて記憶するものである。この
プリセツトメモリ６はプリセツト可能なチヤンネ
ル数に対応した記憶箇所を具えている。書込み制
御スイツチ７はプリセツトメモリ６に局発信号発
生回路３からの倍率設定値Ｎを記憶させる際に投
入されて当該プリセツトメモリ６を書込みモード
に切換えるものである。チヤンネル指定スイツチ
８はプリセツトメモリ６の書込みチヤンネルまた
は読出しチヤンネルを指定するものである。すな
わち、書込み操作を行なう場合はプリセツト希望
局を受信状態としたうえで書込み制御スイツチ７
をオン状態にし、次にチヤンネル指定スイツチ８
のうちの１つのスイツチを投入して、プリセツト
メモリ６の対応するチヤンネルに局発信号発生回
路３からの倍率設定値Ｎを記憶させる。また、読
出し操作を行なう場合は書込み制御スイツチ７は
オフ状態のままで、チヤンネル指定スイツチ８の
うち受信希望局のスイツチを投入して、プリセツ
トメモリ６の対応するチヤンネルからその受信希
望局に対応した倍率設定値Ｎを読出し、該倍率設
定値Ｎに対応した局部発振周波数ｌを局発信号
発生回路３から発生させる。

チヤンネル表示回路１０はこの考案に係る部分
で、書込み制御スイツチ７を投入してからチヤン
ネル指定スイツチ８を投入するまでの間書込みが
許されるチヤンネルを表示するものである。表示
の方法としては既にプリセツトされたチヤンネル
を表示する方法と、いまだプリセツトされていな
いチヤンネルを表示する方法とがある。前者のよ
うに構成した場合のチヤンネル表示回路１０の一
実施例を第２図に、後者のように構成した場合の
一実施例を第３図に夫々示す。尚、第２図および
第３図の実施例においてはプリセツト操作が通常
チヤンネル順に行なわれる点に着目し、第２図に
おいては先回プリセツトが行なわれたチヤンネル
のみを表示し、第３図においては先回プリセツト
が行なわれたチヤンネルの次のチヤンネルのみを
表示するようにしている。すなわち第２図の実施
例においては表示されたチヤンネルの次のチヤン
ネルが次回プリセツトを行なうできチヤンネルで
あり、第３図の実施例においては表示されたチヤ
ンネルが次回プリセツトを行なうべきチヤンネル
となる。

まず第２図の実施例について説明する。

第２図において前記チヤンネル指定スイツチ８
は書込み時および読出し時に各チヤンネル（ここ
ではチヤンネルCH１〜CH５の５チヤンネル）を
指定するスイツチ８−１及至８−５を夫々具えて
いる。この各チヤンネル指定スイツチ８−１乃至
８−５からのチヤンネル指定信号S₁〜S₅は一方に
おいて前記プリセツトメモリ６に導かれて各チヤ
ンネルCH１〜CH５のアドレス指令として夫々用
いられる。また、他方においてチヤンネル表示回
路１０に導かれてチヤンネル表示のために用いら
れる。

チヤンネル表示回路１０はチヤンネル記憶回路
１１とチヤンネル表示器１２とから成る。ここで
チヤンネル記憶回路１１は先回プリセツトされた
チヤンネルを記憶する回路である。すなわち、チ
ヤンネル指定スイツチ８−１乃至８−５から送出
されるチヤンネル指定信号S₁〜S₅はチヤンネル記
憶回路１１のアンドゲートＧ１〜Ｇ５の各一方入
力端に夫々加えられる。また、チヤンネル指定信
号S₁〜S₅はオアゲートＧ１０でまとめられてフリ
ツプフロツプ回路１３のリセツト端子に加えられ
る。フリツプフロツプ回路１３は前記アンドゲー
トＧ１〜Ｇ５の導通を制御するもので、そのセツ
ト入力に前記書込みスイツチ７からの書込み信号
が加えられ、Ｑ出力が前記アンドゲートＧ１〜Ｇ
５の各他方入力端に加わるようになつている。し
たがつて、フリツプフロツプ回路１３は書込みス
イツチ７が投入されたときセツトされてアンドゲ
ートＧ１〜Ｇ５を動作可能な状態にし、チヤンネ
ル指定スイツチ８−１乃至８−５のいずれかが投
入されたときリセツトされてアンドゲートＧ１〜
Ｇ５を動作不能な状態にする。

アンドゲートＧ１〜Ｇ５の出力はフリツプフロ
ツプ回路１４−１乃至１４−５に加えられる。フ
リツプフロツプ回路１４−１乃至１４−５は先回
投入されたチヤンネル指定スイツチ（８−１乃至
８−５のいずれか）を記憶するものである。すな
わち、フリツプフロツプ回路１４−１乃至１４−
５はチヤンネルCH１〜CH５に夫々対応してお
り、そのセツト入力には各対応するチヤンネルの
アンドゲートＧ１，Ｇ２，…，Ｇ５からの信号が
夫々加えられ、リセツト入力にはその１つ先のチ
ヤンネルに対応したアンドゲートＧ２，Ｇ３，Ｇ
４，Ｇ５，Ｇ１からの信号が夫々加えられてい
る。したがつて、例えば第１チヤンネルCH１の
フリツプフロツプ回路１４−１がセツトされた状
態で第２チヤンネルCH２のチヤンネル指定スイ
ツチ８−２が投入されると、第１チヤンネルCH
１のフリツプフロツプ回路１４−１はリセツトさ
れ、第２チヤンネルCH２のフリツプフロツプ回
路１４−２がセツトされるようになり、常にいち
ばん最後に（すなわち先回）指定されたチヤンネ
ルのフリツプフロツプ回路のみがセツト状態とな
る。

チヤンネル表示器１２は各チヤンネルCH１〜
CH５に対応した発光素子１２−１乃至１２−５
を具えている。この発光素子１２−１乃至１２−
５は前記フリツプフロツプ回路１４−１乃至１４
−５の各Ｑ出力がアンドゲートＧ１１〜Ｇ１５を
介して加えられて点灯される。ここでアンドゲー
トＧ１１〜Ｇ１５は発光素子１２−１乃至１２−
５の点灯を制御するものである。すなわち、アン
ドゲートＧ１１〜Ｇ１５はフリツプフロツプ回路
１３のＱ出力が加えられており、フリツプフロツ
プ回路１３がセツトされているとき（すなわち書
込みスイツチ７が投入されているとき）発光素子
１２−１乃至１２−５を点灯可能な状態にする。
尚、発光素子１２−１乃至１２−５の点灯はその
次のチヤンネルが書込むベきチヤンネルであるこ
とを示すことになる。

第２図のように構成した場合の書込み操作は次
のように行なわれる。

いま例えばフリツプフロツプ回路１４−２がセ
ツトされた状態であつたとする。このとき書込み
スイツチ７を投入するとフリツプフロツプ回路１
３はセツトされ、フリツプフロツプ回路１４−２
のＱ出力がアンドゲートＧ１２を介して発光素子
１２−２に加わり、該発光素子１２−２を点灯す
る。この発光素子１２−２の点灯は第２チヤンネ
ルCH２まで既に書込みが終了していることを示
している。したがつて第３チヤンネルCH３が次
に書込むべきチヤンネルであることがわかる。プ
リセツトしたい局を受信状態としたうえで第３チ
ヤンネルCH３のチヤンネル指定スイツチ８−３
を投入すると前記プリセツトメモリ６の第３チヤ
ンネルCH３にその局に対応した倍率設定値Ｎが
書込まれる。このときチヤンネル表示回路１０に
おいてはフリツプフロツプ回路１４−２がリセツ
トされ、フリツプフロツプ回路１４−３がセツト
される。また、フリツプフロツプ回路１３が同時
にリセツトされてアンド回路Ｇ１１〜Ｇ１５を動
作不能な状態にし、これにより発光素子１２−１
乃至１２−５はすべて消灯された状態となる。し
たがつて、書込みが終了した後は、チヤンネル
CH３まで書込みが終了したという情報がフリツ
プフロツプ回路１４−３に保持された状態とな
る。したがつて次に書込みスイツチ７を投入した
ときは第３チヤンネル１２−３の発光素子１２−
３が点灯されて、第４チヤンネルが書込むべきチ
ヤンネルであることが示される。

つぎに第３図の実施例について説明する。第３
図においては第２図と共通する部分に同一の符号
を付してある。

第３図の実施例は第２図の実施例におけるアン
ドゲートＧ１〜Ｇ５とフリツプフロツプ回路１４
−１乃至１４−５との接続を変更して、今回書込
むべきチヤンネルを直接表示するようにしたもの
である。すなわち、アンドゲートＧ１〜Ｇ５の出
力を夫々のチヤンネルCH１〜CH５に対応したフ
リツプフロツプ回路１４−１乃至１４−５のリセ
ツト入力と次のチヤンネルCH２，CH３，CH
４，CH５，CH１のセツト入力に夫々接続する。
このような構成により、チヤンネル指定スイツチ
８においていずれかのチヤンネルのスイツチが投
入されるとその次のチヤンネルに対応したフリツ
プフロツプ回路（１４−１乃至１４−５のいずれ
か）がセツトされる。

いま例えばフリツプフロツプ回路１４−３がセ
ツトされた状態であつたとする。このとき書込み
制御スイツチ７を投入するとフリツプフロツプ回
路１４−３のＱ出力がアンドゲートＧ１３を介し
て発光素子１２−３に加わり、該発光素子１２−
３を点灯する。この発光素子１２−３の点灯はそ
れに対応した第３チヤンネルが次に書込むべきチ
ヤンネルであることを示している。したがつてプ
リセツトしたい局を受信状態としたうえで第３チ
ヤンネルのチヤンネル指定スイツチ８−３を投入
すると、前記プリセツトメモリ６の第３のチヤン
ネルCH３にその局に対応した倍率設定値Ｎが書
込まれる。このときチヤンネル表示回路１０にお
いてはフリツプフロツプ回路１４−３がリセツト
され、フリツプフロツプ回路１４−４がセツトさ
れる。また、フリツプフロツプ回路１３が同時に
リセツトされてアンド回路Ｇ１１〜Ｇ１５を動作
不能な状態にし、これにより発光素子１２−１乃
至１２−５はすべて消灯された状態となる。した
がつて書込みが終了した後は、次の書込みチヤン
ネルが第４チヤンネルCH４であるという情報が
フリツプフロツ回路１４−４に保持された状態と
なる。したがつて次に書込みスイツチ７を投入し
たときは第４チヤンネル１２−４の発光素子１２
−４が点灯されて、第４チヤンネルが書込むべき
チヤンネルであることが示される。

尚、上記実施例においてはプリセツト操作が通
常チヤンネル順に行なわれることを考慮して先回
プリセツトを行なつたチヤンネルまたは次回プリ
セツトを行なうべきチヤンネルのみを表示するよ
うにしたが、第２図の実施例においてフリツプフ
ロツプ回路１４−１乃至１４−５のリセツト入力
を遮断すれば既にプリセツトが終了したすべての
チヤンネルを表示することができる。また、その
状態でアンドゲートＧ１１〜Ｇ１５の一方入力端
をフリツプフロツプ回路１４−１乃至１４−５の
Ｑ出力のかわりに出力に接続すればいまだプリ
セツトが行なわれていないすべてのチヤンネルを
表示することができる。

以上説明したようにこの考案によれば、チヤン
ネル指定スイツチの投入を記憶しておき、書込み
制御スイツチの投入からそれが解除されるまでの
間その記憶情報に基づいて、その記憶されたチヤ
ンネルまたはそれ以外のチヤンネルを表示するよ
うにしたので新たな操作を何等加えることなしに
プリセツトをすべきチヤンネルを容易に判断する
ことができる。しかもその表示はチヤンネル指定
スイツチの投入とともに消灯するので、メモリか
らプリセツトした局を読出しているときは表示器
（発光素子）を読出しチヤンネル表示用として併
用することもできる。また、書込み制御スイツチ
の投入により表示が変わるのを見て書込みモード
に切り換つたことがわかり、別に書込みモードで
あることを表示する表示器は不要となり、表示器
の数も少なく済む。

【図面の簡単な説明】

第１図はこの考案を適用したシンセサイザ方式
チユーナの概略を示すブロツク図、第２図は先回
プリセツトされたチヤンネルを表示するようにし
たこの考案の一実施例を示す回路図、第３図は次
回プリセツトすべきチヤンネルを表示するように
したこの考案の他の実施例を示す回路図である。 ６……プリセツトメモリ、７……書込み制御ス
イツチ、８……チヤンネル指定スイツチ、１０…
…チヤンネル表示回路、１１……チヤンネル記憶
回路、１２……チヤンネル表示器、１２−１乃至
１２−５……発光素子。

Claims (1)

【実用新案登録請求の範囲】
1. 書込み制御スイツチを投入した状態で１つのチ
   ヤンネル指定スイツチを投入することにより希望
   局の受信周波数を対応するチヤンネルにプリセツ
   トできるようにしたプリセツトチユーナにおい
   て、プリセツトの完了したチヤンネルを記憶する
   手段と、その後新たに前記書込み制御スイツチが
   投入されたとき前記記憶手段からの記憶情報に基
   づいて前記記憶されたチヤンネルまたはそれ以外
   のチヤンネルを表示するとともに前記書込み制御
   スイツチが投入された状態が解除されたときこの
   表示を終了する手段とを具えたプリセツトチユー
   ナのチヤンネル表示回路。