JPS6286751A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光が照射されて使用される半導体装置に関す
るものである。

〔従来技術〕

光電変換機能を有する従来のバイポーラ型の半導体装置
は、第６図に示すように、ＮＰＮ）ランには、上記第２
メタル層３が設けられていない。

これは、例えばチップ周辺部４については、半導体装置
の仕上げ時において特殊な回転砥石でチップ周辺部４を
分割カットする所謂ダイシングの際に、第２メタル層３
のメタルにより上記回転砥石が目詰まりするのを回避す
るためである。また、ボンデングパット周辺部５につい
ては、ワイヤボンディング時に、上記第２メタル層３と
ワイヤとが短絡するのを回避するためである。

従って、これらの部位では光が入射して吸収され、光電
変換が行われる。これにより発生された少数キャリアの
一部は、再結合せずに移動して有効領域７に侵入する。

上記少数キャリアによる光電流の大半は、ＮＰＮ　ｌ−
ランジスタ１及びＰＮＰトランジスタ２等の素子を形成
するＮ型エピタキシャル層１ａ・２ａとＰ型基板８との
接合部に形成された寄生ホトダイオード１０に注入され
る。

この寄生ホトダイオード１０とＮＰＮ　Ｉ−ランジスタ
１及びＰＮＰトランジスタ２との接続は、それぞれ第７
図の（ａ）と（ｂ）に示したようになっている。このた
め、上記の光電流により上記各素子に誤動作を誘発され
ることがあった。このとき、上記少数キャリアは、Ｎ型
エピタキシャル層１ａ・２ａの電位が高インピーダンス
電位であるほど注入され易く、各素子の誤動作を引き起
こす可能性が高くなる。また、例えばシリコン中では、
光は入射点からの距離に指数関数的に反比例して減衰す
るため、光の入射位置に近い素子はど光電流の影響を受
は易くなる。従って、従来の半導体装置では、光電変換
により生じる光電流の影響を回避するため、各素子の有
効領域７の位置と入射光の減衰距離とを考慮して、チッ
プ周辺部４の幅は十分な広さに設定されている。しかし
、このような構造では、半導体装置のチップサイズが大
型第８図に示す半導体装置が元に従蟲（符１１ＪＩ昭５
９ホトダイオード９を形成したものである。即ち、チッ
プ周辺部４の幅を十分にとることなく、上記ダミーホト
ダイオード９の機能により不要な光電流を打ち消すよう
になっている。

ところが、上記の構造では、チップ周辺部４の構造が複
雑となり、製造工程の増加を来しコスト高を招来すると
いう欠点を有していた。−〔発明の目的〕 本発明は、上記の問題点を考慮してなされたものであっ
て、製造工程を簡素化することができ、かつ不要な光電
流を効率よく打ち消すことにより安定した動作を行うこ
とができる半導体装置の提供を目的とするものである。

〔発明の構成〕

本発明の半導体装置は、半導体を基板として複数の素子
を形成したバイポーラ型の半導体装置において、上記複
数の素子のうち外部から光が入射し得る部位の周辺に形
成された素子の半導体層を、半導体装置の回路の低イン
ピーダンス電位に接続して、上記の各素子が受ける、入
射光によって生じた光電流の影響を除去することができ
るように構成したことを特徴とするものである。

〔実施例〕

本発明の一実施例を第１図に基づいて以下に説明する。

本実施例に係るバイポーラ型の半導体装置は、Ｐ型基板
１１内にＮ型エピタキシャル層１２が形成され、さらに
、このＮ型エピタキシャル層１２内にＮ゛層１３が形成
されており、上記Ｎ型エピタキシャル層１２の一部とＮ
゛層の表面とがＰ型基板１１の表面に現れた構造の半導
体積層部１４を存している。この半導体積層部１４上に
は、絶縁性の酸化膜１５、第１メタル層１６、ＰＩＱ層
１７、及び第２メタル層１８が順に積層して形成されて
おり、これにより上部積層体２２が形成さタル層１８°
にて覆われている。さらに、上記酸化膜コンデンサ２０
のＮ型エピタキシャル層１２が低インピーダンス電位に
接続された構造となっている。上記チップ周辺部２１の
幅は入射光による光電流による影響を考慮した広い寸法
とすることなく、通常必要とされる寸法に設定されてい
る。

上記の構成において、本半導体装置では、酸化膜コンデ
ンサ２０等、第２メタル層１８により遮光された部位は
光の影響を直接受けることがない。一方、チップ周辺部
２１及び半導体積層部１４の端面など第２メタル１ｉ１
８により遮光されていない部位からは光が入射され、こ
れにより光電変換が行われる。この光電変換により生じ
た少数キャリアは光電流となって寄生ホトダイオード１
９に注入される。しかし、Ｎ型エピタキシャル層１２が
低インピーダンス電位となっているため、上記光電流に
より半導体装置の動作には何ら影響を受けることがない
。

上記の半導体装置と同梯の構成にて入射光にＪる影響を
阻止する機能を備えた他の半導体装置Ｃ例としては、第
２図乃至第５図に示すものかあ一第２図に示す半導体装
置は、Ｐ型基板ｌｌ内に１型工ピタキシヤル層１２及び
Ｐ“層２３と、Ｎ２エピタキシャル層１２．２層２４・
２４及び打込みＰ領域２５とを形成した半導体積層部１
４・有している。この半導体積層部１４上に、酸化１１
５、第１メタル層１６・・・、ＰＩＱ層１７、及７第２
メタル層１８から成る上部積層体２２が形Ｉされている
。このような構造により、拡散抵抗６及びイオン打込抵
抗２７が形成される。

第３図に示す半導体装置は、Ｐ型基板１１、ｆ型エピタ
キシャル１１２．２１層２３、Ｎ゛層３１３から成る半
導体積層部１４上に、上部１層体２２が形成されたもの
である。かかる構造番よりＮＰＮトランジスタ２８が形
成される。

１．２・第４図に示す半導体装置は、Ｐ型基板１１、ｒ
３・工３から成る半導体積層部１４上に上郡槓ノ１また
、第５図に示す半導体装置は、Ｐ型基板１４　　１、Ｎ
型エピタキシャル層１２、Ｐ°層２３、及諜　　びＮ゛
層１３から成る半導体積層部１４上に、上５　　部積層
体２２を形成した構造であり、これによりＰ　　、接合
容量コンデンサ３０が形成されたものであ欠　　る。

メ　　　以上に述べた半導体装置はいずれも、子の各Ｎ
父　　型エピタキシャルＮ１２が、低インピーダンス電
２　　位と接続されていることにより、光電流の影響が
阻止されている。

１　　　尚、上記の素子はチップ周辺部２１のみならず
１　　　、パッド周辺部等の光が入射し得る部位にも形
成阪　　されるものであり、その各エピタキシャル層が
回路の低インピーダンス電位に接続されることにより、
上記の光電流に対する防御機能を発揮し得る４　　もの
である。

〔発明の効果〕

９　　　本発明の半導体装置は、以上のように、半導体
装置に形成される複数の素子のうち、外部から光が入射
し得る部位の周辺に形成された素子の半導体層を、半導
体装置の回路の低インピーダンス電位に接続し、上記の
半導体層を低インピーダンス電位に維持させた構成であ
る。これにより、外部から入射する光によって生じた光
電流により各素子に誤動作が誘発されるといった悪影響
を阻止することができ、動作の安定化を図ることができ
る。

さらに、入射光の減衰を考慮し、半導体装置の端部と素
子との距離、即ちチップ周辺部の幅を広くとる必要がな
く、そのため半導体装置が大型化されるといったことも
なくなる。また、上記チップ周辺部など光の入射部位付
近には、ダミーホトダイオードを設けることにより構造
が複雑化されるといったこともなくなり、小型かつ低コ
ストにて製造することができる等の効果を奏する。

部説明図、第６図は従来例を示す要部説明図、ゴ願例を
示す要部説明図である。

１１はＰ型基板、１２はＮ型エピタキシャル層、１４は
半導体積層部、２０は酸化膜コンデンサ、２１はチップ
周辺部、２２は上部積層体、２６は拡散抵抗、２７はイ
オン打込抵抗、２８はＮＰＮトランジスタ、２９はダイ
オード、３０は接合容量コンデンサである。

Claims (1)

1. 【特許請求の範囲】 １、半導体を基板として複数の素子を形成したバイポー
   ラ型の半導体装置において、上記複数の素子のうち外部
   から光が入射し得る部位の周辺に形成された素子の半導
   体層を、半導体装置の回路の低インピーダンス電位に接
   続したことを特徴とする半導体装置。 ２、上記の半導体層は、エピタキシャル層である特許請
   求の範囲第１項記載の半導体装置。