JPS6286818A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6286818A JPS6286818A JP22815785A JP22815785A JPS6286818A JP S6286818 A JPS6286818 A JP S6286818A JP 22815785 A JP22815785 A JP 22815785A JP 22815785 A JP22815785 A JP 22815785A JP S6286818 A JPS6286818 A JP S6286818A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating layer
- melting point
- high melting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
コンタクト孔内に多結晶珪素（ポリＳｔ）の側壁を形成
することによって、その後の高融点金属の選択成長にお
いて、コンタクト孔内を完全に埋めて平坦化できるよう
にする。
することによって、その後の高融点金属の選択成長にお
いて、コンタクト孔内を完全に埋めて平坦化できるよう
にする。
本発明は半導体装置の製造方法に係り、コンタクト孔を
平坦化して下地と導電層との間のコンタクトを形成する
方法に関する。
平坦化して下地と導電層との間のコンタクトを形成する
方法に関する。
デバイスの高集積化、多層化にともない、局所的な段差
が太き（なり、例えば高集積ＤＲＡＭ （ダイナミック
ランダムアクセスメモリ）のビット線〔アルミニウム（
ＡＩ）配線パターンで形成される〕のコンタクト孔は、
その口径がｌ１）ｍ程度に対して深さが１，５μｍ程度
にもなり、コンタクト孔におけるＡｔ層の段差被覆の問
題が深刻になりつつある。
が太き（なり、例えば高集積ＤＲＡＭ （ダイナミック
ランダムアクセスメモリ）のビット線〔アルミニウム（
ＡＩ）配線パターンで形成される〕のコンタクト孔は、
その口径がｌ１）ｍ程度に対して深さが１，５μｍ程度
にもなり、コンタクト孔におけるＡｔ層の段差被覆の問
題が深刻になりつつある。
そこで、段差による配線パターンの断線等の障害を防止
し、次工程の精度を上げるために基板を平坦化すること
が重要となる。
し、次工程の精度を上げるために基板を平坦化すること
が重要となる。
Ｃ従来の技術〕
第２図は従来例による、コンタクト孔へ高融点金属を埋
め込む平坦化工程を説明する断面図である。
め込む平坦化工程を説明する断面図である。
図において、１は半導体基板で珪素（Ｓｉ）基板を用い
、この上に絶縁層として厚さ１μｍの二酸化珪素（Ｓｉ
Ｏ□）層２を被着し、通常のフォトリソグラフィにより
コンタクト孔３を開口する。
、この上に絶縁層として厚さ１μｍの二酸化珪素（Ｓｉ
Ｏ□）層２を被着し、通常のフォトリソグラフィにより
コンタクト孔３を開口する。
つぎに、化学気相成長（ＣＶＤ）法により、高融点金属
、例えばタングステン（Ｗ）をＳｉ上にのみ選択成長さ
せて、コンタクト孔３内を埋める。２１は選択成長した
一層である。
、例えばタングステン（Ｗ）をＳｉ上にのみ選択成長さ
せて、コンタクト孔３内を埋める。２１は選択成長した
一層である。
この場合、一層２１は厚さ５０００人程度しか選択成長
ができないで、それ以上に成長を継続すると選択性がな
くなり、５ｉＯ２ＪｉｉＺ上にも成長してしまう。
ができないで、それ以上に成長を継続すると選択性がな
くなり、５ｉＯ２ＪｉｉＺ上にも成長してしまう。
従って高集積デバイスのコンタクト孔の平坦化には不十
分である。
分である。
韓のＣＶＤ条件は、反応ガスとして六弗化タングステン
（ＷＦｓ）と水素（Ｈ２）と酸素（０□）を用い、これ
をＱ、５Ｔｏｒｒ程度に減圧して、３２０℃で熱分解し
て行う。
（ＷＦｓ）と水素（Ｈ２）と酸素（０□）を用い、これ
をＱ、５Ｔｏｒｒ程度に減圧して、３２０℃で熱分解し
て行う。
従来の高融点金属の選択成長ではコンタクト孔を十分に
埋め込むことができず、従って基板の平坦化は困難であ
る。
埋め込むことができず、従って基板の平坦化は困難であ
る。
上記問題点の解決は、下地、例えば珪素（Ｓｉ）基板（
１）上に絶縁層（２）を被着し、該絶縁層（２）にコン
タクト孔（３）を開口し、該コンタクト孔（３）を覆っ
て多結晶珪素層（４）を被着し、垂直方向に優勢な異方
性エツチングにより該コンタクト孔（３）内の該絶縁層
（２）の側面に該多結晶珪素層（４）よりなる側壁（４
Ａ）を形成し、該コンタクト孔（３）内に高融点金属を
選択成長する工程を含む本発明による半導体装置の製造
方法により達成される。
１）上に絶縁層（２）を被着し、該絶縁層（２）にコン
タクト孔（３）を開口し、該コンタクト孔（３）を覆っ
て多結晶珪素層（４）を被着し、垂直方向に優勢な異方
性エツチングにより該コンタクト孔（３）内の該絶縁層
（２）の側面に該多結晶珪素層（４）よりなる側壁（４
Ａ）を形成し、該コンタクト孔（３）内に高融点金属を
選択成長する工程を含む本発明による半導体装置の製造
方法により達成される。
本発明はコンタクト孔の側面にポリＳｉ層を被着するこ
とにより、その後の金属の成長が側面からもでき、完全
にコンタクト孔を埋め込むことができるようにしたもの
である。
とにより、その後の金属の成長が側面からもでき、完全
にコンタクト孔を埋め込むことができるようにしたもの
である。
第１図（１）〜（３）は本発明による、コンタクト孔へ
高融点金属を埋め込む平坦化工程を説明する断面図であ
る。
高融点金属を埋め込む平坦化工程を説明する断面図であ
る。
第１図（１）において、■は下地でＳｉｉ板を用い、こ
の上に絶縁層として厚さ１μｍのＳｉｎ、層２を被着し
、通常のフォトリソグラフィによりコンタクト孔３を開
口する。
の上に絶縁層として厚さ１μｍのＳｉｎ、層２を被着し
、通常のフォトリソグラフィによりコンタクト孔３を開
口する。
つぎに、ＣＶＤ法により、コンタクト孔３を覆って厚さ
５００人程度のポリＳｉ層４を成長する。
５００人程度のポリＳｉ層４を成長する。
ポリＳｉのＣＶＤ条件は、反応ガスとしてモノシラン（
Ｓｉｔ（ａ）を用い、これを０．２Ｔｏｒｒに減圧して
、６２０℃で熱分解して行う。
Ｓｉｔ（ａ）を用い、これを０．２Ｔｏｒｒに減圧して
、６２０℃で熱分解して行う。
第１図（２）において、リアクティブイオンエツチング
（ＲＩＥ）法による垂直方向に優勢な異方性エツチング
を行い、コンタクト孔３の側面にポリＳｉよりなる側壁
４＾を形成する。
（ＲＩＥ）法による垂直方向に優勢な異方性エツチング
を行い、コンタクト孔３の側面にポリＳｉよりなる側壁
４＾を形成する。
この場合、つぎの条件により、ポリＳｉ（！：ＳｉＯ□
のエツチングレートが略等しくなるようにすると、側壁
４Ａはコンタクト孔３の側面を完全に覆うことができる
。
のエツチングレートが略等しくなるようにすると、側壁
４Ａはコンタクト孔３の側面を完全に覆うことができる
。
ポリＳｔのＲＩＥ条件は、反応ガスとして四弗化炭素（
ＣＦ、）と０２を用い、これを０．２Ｔｏｒｒに減圧し
て周波数１３．５６ＭＨ２の電力を３５０−加えて行う
。
ＣＦ、）と０２を用い、これを０．２Ｔｏｒｒに減圧し
て周波数１３．５６ＭＨ２の電力を３５０−加えて行う
。
第１図（３）において、ＣＶＤ法により、高融点金属、
例えば−を選択成長させて、コンタクト孔３内を埋める
。５は選択成長した一層である。
例えば−を選択成長させて、コンタクト孔３内を埋める
。５は選択成長した一層である。
−〇ＣＶＤ条件は、従来例と同様に、反応ガスとして畦
、と１）２と０□を用い、これを０．５Ｔｏｒｒに減圧
して、３２０℃で熱分解して行う。
、と１）２と０□を用い、これを０．５Ｔｏｒｒに減圧
して、３２０℃で熱分解して行う。
この場合、一層５は側面よりの成長により、厚さ１μｍ
程度以上の選択成長も容易で、従って口径に比し深ざの
大きい高集積デバイスのコンタクト孔の平坦化も可能で
ある。
程度以上の選択成長も容易で、従って口径に比し深ざの
大きい高集積デバイスのコンタクト孔の平坦化も可能で
ある。
以上により、コンタクト孔の平坦化工程を終わり、図示
されていないが、この後配線層として、例えばＡｔ層を
基板全面に被着し、フォトリソグラフィによりパターニ
ングして配線パターンを形成する。
されていないが、この後配線層として、例えばＡｔ層を
基板全面に被着し、フォトリソグラフィによりパターニ
ングして配線パターンを形成する。
以上詳細に説明したように本発明による高融点金属の選
択成長はコンタクト孔を十分に埋め込むことができ、従
って基板の平坦化を可能とし、デバイスの高集積化、多
層化、高信頼化に寄与することができる。
択成長はコンタクト孔を十分に埋め込むことができ、従
って基板の平坦化を可能とし、デバイスの高集積化、多
層化、高信頼化に寄与することができる。
第１図（１）〜（３）は本発明による、コンタクト孔へ
高融点金属を埋め込む平坦化工程を説明する断面図、 第２図は従来例による、コンタクト孔へ高融点金属を埋
め込む平坦化工程を説明する断面図である。 図において、 １は下地でＳｔ基板、 ２は絶縁層でＳｉＯ□層、 ３はコンタクト孔、 ４はポリＳｉ層、 ４ＡはポリＳｉよりなる側壁、 ５は選択成長した一層
高融点金属を埋め込む平坦化工程を説明する断面図、 第２図は従来例による、コンタクト孔へ高融点金属を埋
め込む平坦化工程を説明する断面図である。 図において、 １は下地でＳｔ基板、 ２は絶縁層でＳｉＯ□層、 ３はコンタクト孔、 ４はポリＳｉ層、 ４ＡはポリＳｉよりなる側壁、 ５は選択成長した一層
Claims (2)
- （１）下地（１）上に絶縁層（２）を被着し、該絶縁層
（２）にコンタクト孔（３）を開口し、該コンタクト孔
（３）を覆って多結晶珪素層（４）を被着し、垂直方向
に優勢な異方性エッチングにより該コンタクト孔（３）
内の該絶縁層（２）の側面に該多結晶珪素層（４）より
なる側壁（４Ａ）を形成し、該コンタクト孔（３）内に
高融点金属を選択成長する工程を含むことを特徴とする
半導体装置の製造方法。 - （２）前記下地が珪素（Ｓｉ）基板であることを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22815785A JPS6286818A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22815785A JPS6286818A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286818A true JPS6286818A (ja) | 1987-04-21 |
Family
ID=16872120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22815785A Pending JPS6286818A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286818A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62204523A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | コンタクト電極の形成方法 |
| JPS62206853A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPH01183116A (ja) * | 1988-01-18 | 1989-07-20 | Koujiyundo Kagaku Kenkyusho:Kk | 多層電極形成法 |
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
| US4983532A (en) * | 1987-12-23 | 1991-01-08 | Hitachi, Ltd. | Process for fabricating heterojunction bipolar transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-10-14 JP JP22815785A patent/JPS6286818A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62204523A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | コンタクト電極の形成方法 |
| JPS62206853A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| US4983532A (en) * | 1987-12-23 | 1991-01-08 | Hitachi, Ltd. | Process for fabricating heterojunction bipolar transistors |
| JPH01183116A (ja) * | 1988-01-18 | 1989-07-20 | Koujiyundo Kagaku Kenkyusho:Kk | 多層電極形成法 |
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175195B2 (ja) | 多層配線の形成方法 | |
| US5108946A (en) | Method of forming planar isolation regions | |
| JPH09139429A (ja) | 半導体装置の製造方法 | |
| JPH04307933A (ja) | タングステンプラグの形成方法 | |
| US11812607B2 (en) | Semiconductor devices including a liner and method of manufacturing the same | |
| JPS6286818A (ja) | 半導体装置の製造方法 | |
| JP3050187B2 (ja) | 半導体装置の製造方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP2591450B2 (ja) | 半導体装置の製造方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JPS6390838A (ja) | 電気的相互接続部の製造方法 | |
| JPS63147347A (ja) | 半導体装置 | |
| JP2013093512A (ja) | 半導体装置の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JPS61174739A (ja) | 半導体装置の製造方法 | |
| JPH0272630A (ja) | 半導体装置の製造方法 | |
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| JPH043961A (ja) | 配線形成方法 | |
| JPH05308056A (ja) | 半導体装置の製造方法 | |
| JPH0260058B2 (ja) | ||
| JPS62179745A (ja) | 半導体装置の製造方法 | |
| JPH04236451A (ja) | コンタクト配線の作製方法 |