JPS6287877A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS6287877A JPS6287877A JP60229225A JP22922585A JPS6287877A JP S6287877 A JPS6287877 A JP S6287877A JP 60229225 A JP60229225 A JP 60229225A JP 22922585 A JP22922585 A JP 22922585A JP S6287877 A JPS6287877 A JP S6287877A
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- circuit
- parity
- outputs
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ厘業上の第１」用分野〕
本発明は、論理回路、特に１故障診断が容易な論理回路
に関する。
に関する。
従来の論理回路は故障診ｅｒを行なうにあたシ、内部信
号を直接外部端子に出力するかまたは論理回路の内部の
ほとんどすべてのフリップフロップ回路やラッチ回路な
どの情報保持手段を直列に接続しシフトレジスタとして
構成し、そのシフトレジスタを外部よシ直接、読み舎き
でさるスキャンバス法がとられていた。
号を直接外部端子に出力するかまたは論理回路の内部の
ほとんどすべてのフリップフロップ回路やラッチ回路な
どの情報保持手段を直列に接続しシフトレジスタとして
構成し、そのシフトレジスタを外部よシ直接、読み舎き
でさるスキャンバス法がとられていた。
しかしながら、このような上述した従来の論理回路は、
内部信号を直接外部端子に出力して観測しようとすると
、端子数が大幅に増加してしまう。
内部信号を直接外部端子に出力して観測しようとすると
、端子数が大幅に増加してしまう。
また、スキャンバス法ではフリップフロップ回路やラッ
チ回路などの情報保持手段をスキャン動作中はシフトレ
ジスタとして使用するため通常人力テークの代り忙ンフ
トデータを込択するためｍＲ回路がフリップフロップ回
路やラッチ回路の前後に必要であシ、フリップフロップ
回路に格納されている値により、自分自身以外のフリッ
プフロップ回路をセットしたり、リセットする回路構成
の場合、スキャン動作中にはセット信号やリセット信号
が有効にならないようにゲート回路を挿入する必要があ
る。
チ回路などの情報保持手段をスキャン動作中はシフトレ
ジスタとして使用するため通常人力テークの代り忙ンフ
トデータを込択するためｍＲ回路がフリップフロップ回
路やラッチ回路の前後に必要であシ、フリップフロップ
回路に格納されている値により、自分自身以外のフリッ
プフロップ回路をセットしたり、リセットする回路構成
の場合、スキャン動作中にはセット信号やリセット信号
が有効にならないようにゲート回路を挿入する必要があ
る。
また、フリップフロップ回路でクロック信号を発生する
ような回路構成の場合、スキャン動作中は１相クロツク
でかつ同一クロックエツジで動作するンフトレジスタを
構成する必要かあり、クロック１６号に通常クロックと
スキャンクロックを切換える選択回路が必要となシ、フ
リップフロップ回路やラッチ回路の人力１♂号（データ
、セット。
ような回路構成の場合、スキャン動作中は１相クロツク
でかつ同一クロックエツジで動作するンフトレジスタを
構成する必要かあり、クロック１６号に通常クロックと
スキャンクロックを切換える選択回路が必要となシ、フ
リップフロップ回路やラッチ回路の人力１♂号（データ
、セット。
リセット、クロック）に付加回路を付けられるだめ遅延
時間が増加し高速化が計れずかつ回路が複雑になるとい
う欠点がある。
時間が増加し高速化が計れずかつ回路が複雑になるとい
う欠点がある。
〔問題点全解決するための手段Ｊ
本発明の論理回路は、故障診断を容易にするために、フ
リップフロップ回路やランチ回路などの情報保持手段の
すべてのビットを人力としてパリティ１６号をシら生し
このパリティ悟号を出力酋子を介して外部に出力するパ
リティ発生回路とを含んで構成される。
リップフロップ回路やランチ回路などの情報保持手段の
すべてのビットを人力としてパリティ１６号をシら生し
このパリティ悟号を出力酋子を介して外部に出力するパ
リティ発生回路とを含んで構成される。
次に、本発明の実施例について、図面を参照して訪問す
る。
る。
第１図は本発明の一実施例１を示すブロック図である。
第１図に示す論理回路１は、情報保持手段の１つである
。フリップフロッグ回路８〜１０の相互間でデータＪｆ
−制仰１ｇ ’Ｉ”ｊなどの授受を行なう組与合せ回路
２〜７とフリップ７０ツブ８〜１０のすべての出力を人
力とするパリティ発生回路１１とそのパリティ発生回路
１１の結果全出力とする不良検出端子１２とにより構成
される。
。フリップフロッグ回路８〜１０の相互間でデータＪｆ
−制仰１ｇ ’Ｉ”ｊなどの授受を行なう組与合せ回路
２〜７とフリップ７０ツブ８〜１０のすべての出力を人
力とするパリティ発生回路１１とそのパリティ発生回路
１１の結果全出力とする不良検出端子１２とにより構成
される。
次に、第１図に示す実わ例の詳細１九作について訳明す
る。
る。
論理回路ＩＶＬに入力端子１３よシデータを入力し、人
力されたデータによりあらかじめ出力端子１４および不
良検出端子１２に出力されるフリップフロップ回路８〜
１０の出力信号のパリティ出力正解値を求める。組み合
せ回路２〜７の出力１♂号またはフリッ７゛フロップ回
路８〜１０の出力１６号のうち奇数個の出力１６号が誤
った場合パリティ発生回路１１によシ発生されるパリテ
ィは正解値と異なる値をとる。
力されたデータによりあらかじめ出力端子１４および不
良検出端子１２に出力されるフリップフロップ回路８〜
１０の出力信号のパリティ出力正解値を求める。組み合
せ回路２〜７の出力１♂号またはフリッ７゛フロップ回
路８〜１０の出力１６号のうち奇数個の出力１６号が誤
った場合パリティ発生回路１１によシ発生されるパリテ
ィは正解値と異なる値をとる。
上述の％Ｔｈ例では、情報保持手段としてフリップフロ
ッグ回路の場合について述べたが情報保持手段としては
フリップフロップ回路に限定されるものではなく、例え
はラッチ回路のようなものでもよい。また、これらのフ
リップフロップ回路やラッチ回路が混在するものでもよ
い。
ッグ回路の場合について述べたが情報保持手段としては
フリップフロップ回路に限定されるものではなく、例え
はラッチ回路のようなものでもよい。また、これらのフ
リップフロップ回路やラッチ回路が混在するものでもよ
い。
本発明の論理回路は複数の情報保持手段のすべての出力
のパリティを発生しかつそのパリティ出力を外部端子に
直接出力することによシ、内部のフリップフロップやラ
ッチなどの出力１ｇ号を容易に鮎・測しかつ少ない出力
端子数の増加により、遅延時１ｂ１を址加させずにかつ
単純な回路構成により故障抄出率の高い試験パターンの
作成が可能となるという効果がある。
のパリティを発生しかつそのパリティ出力を外部端子に
直接出力することによシ、内部のフリップフロップやラ
ッチなどの出力１ｇ号を容易に鮎・測しかつ少ない出力
端子数の増加により、遅延時１ｂ１を址加させずにかつ
単純な回路構成により故障抄出率の高い試験パターンの
作成が可能となるという効果がある。
４、図１ｉｆｔｊの簡単な北門
第１図は本発明の一実施例を示すブロック図である。
■・・・・・−論理回路、２〜７・・・・・・組み合せ
回路、８〜１０・・・・・・フリップフロップ回路、１
１・・・・・・パリティ悔生回路、１２・・・・・・不
良検出端子、１３・川・・入力端子、１４・・・・・・
出力端子。
回路、８〜１０・・・・・・フリップフロップ回路、１
１・・・・・・パリティ悔生回路、１２・・・・・・不
良検出端子、１３・川・・入力端子、１４・・・・・・
出力端子。
Claims (1)
- 複数の情報保持手段と、前記複数の情報保持手段からの
すべての出力を入力としてパリテイ信号を発生し直接外
部端子に出力するパリテイ発生回路とを含むことを特徴
とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229225A JPS6287877A (ja) | 1985-10-14 | 1985-10-14 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229225A JPS6287877A (ja) | 1985-10-14 | 1985-10-14 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6287877A true JPS6287877A (ja) | 1987-04-22 |
Family
ID=16888791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60229225A Pending JPS6287877A (ja) | 1985-10-14 | 1985-10-14 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6287877A (ja) |
-
1985
- 1985-10-14 JP JP60229225A patent/JPS6287877A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1218424A (en) | Scannable asynchronous/synchronous cmos latch | |
| WO1987000292A1 (en) | On chip test system for configurable gate arrays | |
| JP3057814B2 (ja) | 半導体集積回路 | |
| JPS61217779A (ja) | 組み込み自己検査機能をもつ集積回路に用いられる回路構成体 | |
| US12158498B2 (en) | Testing circuitry for testing multicycle path circuit | |
| JPS5877099A (ja) | シフト・レジスタ・ラツチ回路 | |
| JPS6134174B2 (ja) | ||
| JP2550837B2 (ja) | スキャンパスのテスト制御回路 | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| JP3207245B2 (ja) | Ｊｔａｇアーキテクチャのための回路 | |
| JPS6287877A (ja) | 論理回路 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JP2003255025A (ja) | 半導体集積回路 | |
| JPS59211146A (ja) | スキヤンイン方法 | |
| JPS59180467A (ja) | 論理回路の試験方法 | |
| JPH0690265B2 (ja) | テスト回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPS6077518A (ja) | 集積回路 | |
| JPS60209850A (ja) | 診断論理回路 | |
| JPH0358143A (ja) | Ｌｓｉのスキャンイン／スキャンアウト論理回路 | |
| JPH06300821A (ja) | コントローラ内蔵のｌｓｉ | |
| JPH0429254B2 (ja) | ||
| JPH026772A (ja) | 集積回路 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPS6136852A (ja) | スキヤン回路 |