JPS6294980A - シヨツトキ電極の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は集積回路素子特にバイポーラ型のそれに適用す
るショットキ接合電極の改良した形成方法に関する。

〔発明の技術的背景〕

バイポーラ型の集積回路素子では例えばＮＰＮ型トラン
ジスタのＯＦＦ時はそのベース領域に存在する少数キャ
リアを放電する速度はある時定数によって決まるが、こ
のベース及びコレクタ間に逆方向のダイオードを設けて
この少数キャリアの放電パスとし、その放電速度を早め
る工夫が採用されている。

この具体的な例としてはｐｔと８１によるショットキ接
合を利用することが知られており、この珪化白金層によ
るショットキ接合不良を防止する手法としては第２図な
らびに第３図に示す手段が知られている。

第２図及び第３図に示した手段では何れも方位（１００
）比抵抗１〜２Ω口のｎ導電型珪素半導体基板（２０）
を準備し、こぎに熱酸化膜（２１）を被着する。

次工程から別工程に移る。第２図ではこの熱酸化膜を写
真食刻法で選択的に除去して得られる開孔からＢを導入
して表面濃度５　Ｘ　１０１０１ｓａｔｏ／ｃｃ程度の
ベース領域を兼ねる環状ガードリング領域（２２）を設
ける。この環状ガートリング領域を被覆する熱酸化膜（
２１）の一部を除去して得られる開孔にＰ及びＡｓを含
有する酸化物層すなわちＤｏｐ６ｄ　ＯｘｉｄｅＭ　（
２９）を被着することによってこれと接触したガードリ
ング領域（２２）にこのＰならびにＡｓを拡散導入して
、表面濃度をＩ　Ｘ　１０”ａｔｏｍｓ／ｃｃ程度とし
てＮＰＮ　　）−ランジスタのエミッタ（２８）として
機能させる。

一方環状ガードリング領域（２２）によって囲まれた前
記熱酸化膜（２１）の部分を写真食刻法によって除去し
、露出したｎ導電型珪素半導体基板（２０）の表面部分
にｐｔを被着してから加熱してショットキ接合として動
作する珪化白金層（２３）を設け、次いでバリヤ金属（
２４）及び配線金属層（２５）を二＼に積層してショッ
トキクランプ構造を完成する。

第３図の構造では珪化白金層に積層する電極用金属層が
ｎ導電型珪素半導体基板に直接接触することによる機能
劣化を防止するために、珪化白金層を設けるために前記
熱酸化膜（２１）に開口を設け、二＼にｐｔ層を被着し
て珪化白金層（２３）を形成後こ＼に化学気相成長珪素
酸化膜ＣＶＤ　ＳｉＯ□膜（２６）を積層して前記開口
より径小な開口（２７）を設けてバリヤ金属層（２４）
ならびに配線金属層（２５）を積層してショットキクラ
ンプ構造を得る。

〔背景技術の問題点〕

第２図の構造では必要とするショットキ接合面積に加え
て、周囲にＰ＋ガードリング領域を設けるためにトラン
ジスタ全体の面積が非常に大きくなり、バイポーラ型集
積回路に適用するとその集積度向上の妨げとなる問題が
起る。

第３図の構造にあっては、珪素半導体基板表面に被着し
た熱酸化膜に予め設けた開孔に珪化白金層を形成し、更
にＣＶＤ　５ｉｎ２膜をこの熱酸化膜に積層して、珪化
白金層に被覆する配線金属及びバリヤ金属層と珪素半導
単基板との接触を防止している。すなわちＣＶＤ　Ｓｉ
Ｏ□によるガードリング構造である。その特徴は電極取
出し用の開孔を珪化白金層の内側に設ける点にあるが、
写真食刻工程でのマスク合せずれを考慮すると、予め形
成する珪化白金層用開孔をその分だけ大きくすることが
必要となりショットキクランプトランジスタの面積が大
きくなり、バイポーラ型集積回路に適用するとその集積
度が低下する。

〔発明の目的〕

本発明は上記難点を除去した新規なショットキ電極の形
成を提供するものである。

〔発明の概要〕

ところで、開孔のある下地層にＣＶＤ膜を堆積すると、
この下地の角部分にはＣＶＤ膜が他より厚く被着し、更
にこのＣＶＩ）膜を異方性食刻手段によってこの間孔道
りに除去する場合、下地層の膜厚方向食刻速度はこれに
交差する方向のそれより遥かに大きいため、下地の角部
分に得られる緩やかな傾斜が下地の側壁部分に転写させ
る。本発明はこの知見に基づいて完成したものである。

即ち、珪素半導体基板に被着した絶縁膜を選択的に除去
して露出した珪素半導体基板に白金層をデボして珪化白
金層を形成し、二＼に被覆したＣＶＤ珪素酸化物層を異
方性食刻法によって除して緩やかな傾斜を持つＣＶＤ珪
素酸化物層を先に被着した絶縁膜側壁に形成して、バリ
ヤ金属層ならびに配線金属層を自己整合的に積層する手
法を採用した。

〔発明の実施例〕

第１図（Ｑ）〜（ｃ）により本発明を詳述する。

結晶方位（ｉｏｏ）比抵抗１〜２Ω■のＮ導電型珪素半
導体基板（ト）を用意し、その表面に厚さ０．７μｍの
熱酸化膜■（今後第１絶縁膜と記載する）を被着後、こ
れを写真食刻法もしくはＲＩＥ法（ＲｅａｃｔｉｖｅＩ
ｏｎ　Ｅｔｃｈｉｎｇ）で除去して珪素半導体基板表面
部分を露出し、二＼に白金層を０．０５μｍを蒸着法で
堆積する。５５０℃Ｎ２雰囲気中で２０分のアニールを
実施して珪化白金層（３）を形成してから王水中での煮
沸によって未反応の白金を溶除する。

一方、この珪化白金層■比較的近接した位置の第１絶縁
膜■部分を除去して開孔して露出した珪素半導体表面部
分に表面濃度５　Ｘ　１０”ａｔｏｍｓ／ｃｃ程度にＢ
を導入して珪化白金層■に隣接させる。更にＰならびに
Ａｓを含有する酸化物即ちＤｏｐｅｄ　ＯｘｉｄｅＷＪ
（１０）を堆積パターリング後ＰとＡｓを表面濃度Ｉ　
Ｘ　１．０”　’　ａｔｏｍｓ／ｃｃ位導入してＮＰＮ
　トランジスタのエミッタ■として又Ｂ導入層はベース
層（イ）として動作させる。次に前記珪化白金層（３）
及び第１絶縁膜■を含めたＮＲ電型珪素半導体基板には
化学気相成長膜ＶＣＤ　５ｉｎ２を０　、５　ｐｒｎ堆
積し、そのま＞　ＣＦ４＋１１□系ガスによってＲＩＥ
法による食刻を珪化白金層（３）が露出するまで行う。

このＣＶＤ　ＳｉＯ□の堆積時には第１絶縁膜のコーナ
部分Ａには緩やかな傾斜を持った突出部（１０）が第１
図（ｂ）に示すように形成され、ＲＩＥ法による食刻で
は、第１図（ｃ）に示すようにその緩やかな傾斜部分が
第１の絶縁膜側壁（ｂ）に転写される形となる。これは
前述のように異方性食刻による所産であり、即ち第１縁
膜の厚さ方向の食刻速度がこれに交処する方向のそれよ
り極めて大きいために一部のＣＶＤ　ＳｉＯ□■がその
表面に緩やかな傾斜を持って残存するためである。

次にこの開孔には０．１５μｍ厚さのＴｉ−Ｗ（Ｔｉ：
１０重量％）合金（８）と０．９μｓ厚さのＡ悲−３ｉ
（Ｓｉ：　１重量％）合金（９）を連続的にスパッタリ
ング法で堆積し、更に公知の写真食刻法によって所望の
パターニングを行う。

最後に４５０℃Ｎ２雰囲気中でシンクしてショットキ接
合ダイオードが完成する。

〔発明の効果〕

従来のガードリング領域を具えた素子と本発明方法を比
較してショットキ接合ダイオードの形成に必要な面積は
約１７２から２／３の範囲に縮小することができた。

更に、ショットキ接合周囲の開孔形状はなめらかな傾斜
を持っているために、配線金属やバリヤ金属のステップ
カバレージが改善され、配線としての信頼性も向上した
。

前述の面積縮小はこのショットキクラブトランジスタを
バイポーラ型集積回路に適用すると、従来構造に較べて
その集積度向上に資するところが大きい。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は本発明方法を説明する断面図、
第２図及び第３図は従来の素子構造を示す断面図である
。 代理人　弁理士　　井　上　−男 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 　珪素半導体基板表面に第１絶縁膜を形成する工程と、
   この第１絶縁膜に開口を設けこの珪素半導体基板表面部
   分を露出する工程と、この露出する珪素半導体表面部分
   に被着する白金層とで珪化白金層を形成する工程と、こ
   の珪素半導体基板に第２絶縁膜を堆積する工程と、前記
   開口に対向するこの第２絶縁膜を直接異方性食刻手段に
   より前記珪化白金層が露出する迄除去して前記第１絶縁
   膜の側壁になだらかな傾斜表面をもつ前記第２絶縁膜層
   を形成する工程と、この開口にバリヤ金属層及び配線金
   属層を積層する工程とを具備することを特徴とするショ
   ットキ電極の形成方法。