JPS6148260B2

JPS6148260B2 -

Info

Publication number: JPS6148260B2
Application number: JP54113232A
Authority: JP
Inventors: Rokuro Yoshizawa; Satoshi Shinozaki
Original assignee: CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Current assignee: CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date: 1979-09-04
Filing date: 1979-09-04
Publication date: 1986-10-23
Also published as: JPS5637651A

Description

【発明の詳細な説明】本発明は半導体装置の製造方法に関し、特に配
線形成を改良した半導体装置の製造方法に係る。

例えば、バイポーラ・トランジスタの代表的な
製造方法を挙げると、エミツタ領域形成以降の工
程としては、まず、エミツタ拡散孔から不純物を
拡散してエミツタ領域を形成すると共に、上記エ
ミツタ拡散孔をそのままコンタクトホールとした
後、ベースコンタクトホールを開孔し、次いで配
線金属の蒸着、選択エツチングや陽極酸化による
パターニングにより配線を形成する。しかしなが
ら、かかる従来の製造方法には次のような種々の
欠点があつた。

(1) エミツタ形成以降第１の配線形成までに、エ
ミツタ拡散孔形成、ベースコンタクトホール形
成及び配線金属の選択エツチング等少なくとも
３回のマスク合せ工程を必要とし、かつこれら
のマスク合せ精度は相互に高い精度を要求され
るので、これらのマスク合せ余裕度を見込んだ
寸法が必要である。その結果、デバイスの集積
度の低下を招く。

(2) 上記のように精度を要するマスク合せ回数が
多いために、必然的にトランジスタの製造歩留
りの低下をきたすばかりか、作業が煩雑化して
生産性の低下の一因となる。

(3) 配線金属はコンタクトホール全体を覆う必要
があるために、配線金属とコンタクトホールと
の重なりの余裕を見込んでおかなければなら
ず、その結果、集積度の低下を招く。

(4) フオトレジストをマスクとした配線金属のエ
ツチング、パターニングに際し、配線として残
す領域は配線金属のサイドエツチングにより必
然的にフオトレジストの幅より細くなる。この
ため、所定の幅をもつた配線を形成しようとす
る場合、サイドエツチング量を見込んだ大きい
幅のフオトレジストを形成しなければならず、
微細化の趨勢に逆行する。

上述した欠点の改善策として次のような製造方
法が提案されている。その１つとして、ベースコ
ンタクトホールとエミツタ拡散孔とを同時に開
孔、ベースコンタクトホールを別にフオトレジス
トで被覆した状態でエミツタ領域に例えば砒素を
イオン注入してエミツタ領域を形成後、フオトレ
ジストを剥離して配線金属を蒸着し、さらに通常
の写真蝕刻法により配線を形成する方法が第10回
理研シンポジウム（1979年）論文集第67頁に記載
されている。この方法では上記従来欠点の(1)で述
べたエミツタ拡散孔開孔以降のマスク合せ回数は
３回と変わらないが、ベースコンタクトホールを
被覆するための写真蝕刻は高い精度が要求されな
いため、高精度を要するマスク合せは２回で済む
利点を有する。しかしながら、この方法にあつて
は上記欠点である(2)〜(4)の項は未だに改善されて
いない。

また、別の例として配線をリフトオフ法により
形成する方法が半導体トランジスタ研究会（1978
年）SSD78−65、第33頁に記載されている。この
方法は第１図に示すようにＰ型シリコン基板１、
n⁺埋込層２、ｎ型エピタキシヤル層３、分離酸
化膜４、P⁺型のベース領域５、n⁺型のコレクタ
領域６を有する半導体基体７の主面上のシリコン
酸化膜８にベース、コレクタのコンタクトホール
９，１０及びエミツタ拡散孔１１を開孔した後、
ベースコンタクトホール９をフオトレジストで被
覆し、砒素イオン注入を施してn⁺型のエミツタ
領域１２を形成する。次いで、半導体基体７の主
面上にポリイミド樹脂膜１３、Cr等の金属膜１
４を被覆し、該金属膜１４をフオトレジストをマ
スクとしてドライエツチングを施し、前記コンタ
クトホール９，１０、拡散孔１１とセルフアライ
ンで形成された開孔部を形成し、さらに金属膜１
４をマスクとしてポリイミド樹脂膜１３を抱水ヒ
ドラジン溶液でエツチングして該金属膜１４の開
孔部より大きい孔を形成した後、全面に配線金
属、例えばAl１５を蒸着する（第１図図示）。そ
の後ポリイミド樹脂膜１３を除去して金属膜１４
上のAl１５部分をリフトオフして配線を形成す
る。

上記方法によれば配線の幅は金属膜１４をエツ
チングするのに用いたフオトレジストの寸法以上
に大きくできるため、上記欠点の(4)項を解消でき
る。またエミツタ領域１２の形成にイオン注入を
用いることが可能であるとすれば、精度を要する
マスク合せの回数は２回で済む。しかしながら、
上記方法にあつてはベース、コレクタのコンタク
トホール９，１０及びエミツタ拡散孔１１を開孔
した後、これとは別工程で配線金属をリフトオフ
するためのポリイミド樹脂膜１３、Cr等の金属
膜１４の選択エツチングを行なうため、上記欠点
の(1)(2)項は一部しか改善されない。

つまり、上記ポリイミド樹脂膜１３、金属膜１
４のエツチングに際して、マスク合せ余裕度を十
分見込んだ寸法にする必要があり、集積度の低下
を招く。しかも、金属膜１４の開孔部の形成にあ
たつて、第１図に示すようにベース、コレクタの
コンタクトホール９，１０及びエミツタ拡散孔１
１とセルフアラインで形成されない場合が生じ易
く、その結果エミツタ領域１２等と配線とのコン
タクトが阻害される恐れがある。

これに対し、本発明者は上記欠点を克服すべく
鋭意研究を重ねた結果、リフトオフされる堆積層
の開口部を利用して半導体基体に設けられたシリ
コン酸化膜上のシリコン窒化膜を開孔し、さらに
シリコン窒化膜の開孔部をマスクとしてその下の
シリコン酸化膜にコンタクトホールを開孔するこ
とによつて、１回の高精度のマスク合せでコンタ
クトホールに対してリフトオフされるべき堆積層
の上部開口部をセルフアラインで形成でき、半導
体基体の拡散層と良好にコンタクトされた配線を
有し、かつ高集積化が達成された半導体装置を著
しく簡便かつ高歩留りで製造し得る方法を見い出
した。

即ち、本発明は素子分離用シリコン酸化膜で分
離された素子が形成され、該素子の表面にシリコ
ン酸化膜が存在する半導体基体上に、前記シリコ
ン酸化膜とエツチング特性の異なる被膜を形成す
る工程と、この被膜上に、該被膜よりエツチング
速度が速い第１の堆積層を形成し、さらに第２の
堆積層を形成する工程と、前記第２，第１の堆積
層及び被膜の配線相当部を順次エツチング除去す
る工程と、前記被膜をマスクとして該被膜の開孔
部から露出する素子分離用シリコン酸化膜表面及
びシリコン酸化膜をエツチングして選択的に除去
された該シリコン酸化膜の箇所にコンタクトホー
ルを形成する工程と、配線金属を蒸着した後、前
記第１の堆積層をエツチング除去し、第２の堆積
層上の配線金属部分をリフトオフして配線を形成
する工程とを具備したことを特徴とするものであ
る。

本発明における被膜としては例えばシリコン窒
化膜を用いることができ、この被膜はシリコン酸
化膜のコンタクトホールの形成に際してのマスク
として作用し、第２の堆積層の開口部と該コンタ
クトホールとを略セルフアラインで形成できると
共に、配線金属の蒸着に際してその金属の一部が
延在して被覆され配線と半導体基体の拡散層との
コンタクトの確実化、配線端部のテーパ化の役目
をする。

本発明における第１の堆積層はリフトオフの主
たる除去源となると共に、被膜、例えばシリコン
窒化膜をマスクとしてシリコン酸化膜をエツチン
グしてコンタクトホールを形成する際、露出する
側部がエツチングされて第２の堆積層より内側に
後退させるようにすることから、シリコン窒化膜
に比べてエツチング速度がはるかに大きい材料に
する必要がある。かかる第１の堆積層としては、
例えばリン添加ガラス（PSG）、砒素添加ガラス
（AsSG）、ボロン添加ガラス（BSG）等の不純物
添加ガラス層や多結晶シリコン層を挙げることが
できる。

本発明における第２の堆積層は配線金属の蒸着
に際し半導体基体のコンタクトホールに被覆され
る配線金属部分とリフトオフされる配線金属部分
とが不連続化して分離するようにすることから、
その堆積層の開孔部径が第１の堆積層の開孔部径
より小さくして開孔部付近で庇状に延在すること
が望ましい。このため、第２の堆積層は第１の堆
積層よりエツチング速度が遅く、耐エツチング性
の優れた材質にすることが適している。かかる第
２の堆積層としては、例えばシリコン窒化層、シ
リコン酸化層、Crなどの金属層を挙げることが
できる。

本発明における被膜、例えばシリコン窒化膜を
マスクとしてシリコン酸化膜をエツチングする手
段としては弗化アンモニウムと酢酸の混液等を用
いる湿式エツチング法を採用することが、第１の
堆積層の側部を効果的にエツチングできるため有
益である。

本発明に用いる配線金属としては、例えばAl
或いはAl−Si，Al−CuなどのAl合金、Mo，Ptな
どの高融点金属等を挙げることができる。

次に、本発明をバイポーラ・トランジスタの製
造方法に適用した例について第２図ａ〜ｈを参照
して説明する。

実施例 (i) まず、比抵抗20ΩcmのＰ型シリコン基板１０
１上に砒素を不純物とする高濃度のｎ型埋込層
１０２を通常の熱拡散により選択的に形成し
た。つづいて、ρ_VG＝0.3Ωcm、ｔ_VG＝1.7ｍの
ｎ型エピタキシヤル層１０３，１０３′を成長
後、膜厚3000Åのシリコン窒化膜を選択的に形
成し、該シリコン窒化膜をマスクとして水酸化
カリウム系溶液中でエピタキシヤル層１０３，
１０３′を深さ0.6μｍ程度エツチング除去し
た。ひきつづきエツチング領域にフオトレジス
トをマスクとしてボロンをイオン注入し、熱ア
ニールした後、熱酸化処理を施してエツチング
領域に厚さ1.2μｍの素子分離用シリコン酸化
膜１０４を選択的に成長させた。この時、エピ
タキシヤル層１０３，１０３′の非エツチング
部はシリコン窒化膜で覆われているので、熱酸
化に際しての酸化膜形成は阻止される。次い
で、コレクタ形成相当部のシリコン窒化膜を選
択的の除去した後、リン拡散を施してρ_S＝６
Ω／□、深さ１μｍの高濃度ｎ型拡散層である
コレクタ領域１０５を形成した。その後、シリ
コン窒化膜を全て除去し、露出したエピタキシ
ヤル層１０３，１０３′に厚さ500Åのシリコン
酸化膜１０６を成長させ、さらに全面に厚さ
1500Åのシリコン窒化膜１０７を堆積した後、
シリコン窒化膜１０７の上方から加速電圧
90KeV、ドーズ量３×10¹⁴cm^-2の条件でボロン
を全面にイオン注入し、ひきつづき1000℃の窒
素雰囲気中でアニールしてエピタキシヤル層１
０３，１０３′に高濃度Ｐ型不純物層であるベ
ース領域１０８、抵抗層１０９を形成した（第
２図ａ図示）。

(ii) 次いで、シリコン窒化膜１０７上に第１の堆
積層である約１×10²¹cm^-3のリン濃度をもち、
厚さ7000Åのリン添加ガラス層（PSG層）１１
０、第２の堆積層である厚さ2000Åのシリコン
窒化層１１１を順次被覆した（第２図ｂ図
示）。つづいて、シリコン窒化層１１１上にフ
オトレジスト膜を被覆し、光蝕刻法によりコン
タクトホールと配線パターンを同時に形成する
ためのレジストパターン１１２を形成した後、
該レジストパターン１１２をマスクとして出力
180W、ガス流量CF₄21c.c.／minの条件の反応性
スパツタエツチングによりシリコン窒化層１１
１、PSG層１１０、シリコン窒化膜１０７を順
にエツチングした。この時、第２図ｃに示すよ
うに開孔部１１３…１１３が形成されるが、シ
リコン窒化層１１１に対するPSG層１１０のサ
イドエツチングは観測されず、かつ開孔部１１
３…１１３底部にはシリコン酸化膜１０６が残
存し、ベース領域１０８やコレクタ領域１０５
のドライエツチングによるダメージは全く起き
なかつた。

(iii) 次いで、弗化アンモニウムと酢酸の混液から
なるエツチング液中に40分間浸漬した。この
時、第２図ｄに示すようにシリコン窒化膜１０
７の開孔部１１３から露出する素子分離用シリ
コン酸化膜１０４表面及びシリコン酸化膜１０
６がエツチングされ、選択的にエツチング除去
された該シリコン酸化膜１０６の箇所にコンタ
クトホール１１４_１〜１１４_５が形成された。
これらコンタクトホール１１４_１〜１１４_５の
素子分離用シリコン酸化膜１０４と接する側面
を除く側面は、最上層のシリコン窒化層１１１
の開孔部１１３に対してセルフアラインで形成
された。同時に、PSG層１１０が横方向に0.7
μｍエツチングされ、シリコン窒化膜１０７及
びシリコン窒化層１１１がPSG層１１０に対し
て0.7μｍ庇状にはり出した。この後、レジス
トパターン１１２を除去した（第２図ｅ図
示）。ひきつづき、第２図ｆに示す如くコンタ
クトホール１１４、Ｐ型抵抗１０９のコンタク
トホール１１４_４，１１４_５をフオトレジスト
１１５で選択的に被覆した。この時のフオトレ
ジスト１１５のパターン形成は単にＰ型のコン
タクトホールを被覆するという目的だけである
からマスク合せ精度は非常に低くてもよい。そ
の後加速電圧50KeV、ドーズ量１×10¹⁶／cm²の
条件で砒素のイオン注入を行なつた後、フオト
レジスト１１５を剥離し、1000℃、60分間熱ア
ニール処理を行なうことによりρ_S＝20Ω／
□、深さ0.4μｍのｎ型拡散層であるエミツタ
領域１１６を形成した。

(iv) 次いで、第２図ｇに示すように配線金属であ
る厚さ0.5μｍのアルミニウム膜１１７を全面
に蒸着した。この時、コンタクトホール１１４
_１…１１４_５上のアルミニウム膜部分とシリコ
ン窒化層１１１上のアルミニウム膜部分が分離
されて蒸着されると共に、アルミニウム膜はコ
ンタクトホール１１４_１…１１４_５周辺のシリ
コン窒化膜１０７上の一部にも被着された。そ
の後、弗化アンモニウムと酢酸との混液中に浸
漬してPSG層１１０を選択的にエツチング除去
してその上のシリコン窒化層１１１上に蒸着さ
れたアルミニウム膜部分をリフトオフしてコン
タクトホール１１４_１…１１４_５を介して各拡
散層と接続したアルミニウム配線１１８…１１
８を形成しバイポーラ・トランジスタを造つた
（第２図ｈ図示）。なお、上記混液中でのアルミ
ニウムのエツチング速度は50Å／min程度であ
るため、PSG層１１０のエツチング除去に際し
てのアルミニウム膜の膜ベリはほとんど問題が
なかつた。

得られたバイポーラ・トランジスタは、アル
ミニウム配線１１８…１１８がコンタクトホー
ル１１４_１…１１４_５に対してセルフアライン
で形成され、かつ該配線１１８…１１８の一部
がシリコン窒化膜１０７上にオーバラツプし、
コンタクトホールが配線からはみ出すことは全
くなく、コレクタ領域１０５、ベース領域１０
８、抵抗層１０９及びエミツタ領域１１６と良
好に接続された配線１１８…１１８を有するも
のであつた。また、配線１１８…１１８の両側
はテーパ状になつているため、多層配線工程を
とり入れる場合、２層目配線の断線の心配は全
くなくなつた。さらに、本実施例においてはコ
ンタクトホール１１４_１〜１１４_５開孔以降、
第一層配線形成までの間で基本的に寸法を決め
てしまうマスク合せは、コンタクトホールと配
線とを同時に形成する時の１回で済む。このた
め歩留りの飛踏的な向上が期待できること、
マスク合せ時間の短縮により工程が簡略化で
きること、コンタクトホールと配線金属との
マスク合せ余裕度を見込む必要がなく高集積化
が達成できること等の効果を有する。

なお、本発明は上記実施例の如くバイポーラ・
トランジスタの製造のみに限定されずMOS型電
界効果トランジスタの製造にも同様に適用できる
ものである。

以上詳述した如く、本発明によればコンタクト
ホール開孔以降、第１層配線形成までの間に基本
的に寸法を決めてしまうマスク合せはコンタクト
ホールと配線とを同時に形成する時の１回で済
み、しかも配線をコンタクトホールに対してセル
フアラインで形成でき、もつて半導体基体の拡散
層に良好にコンタクトされた配線を高い集積度で
形成でき、しかも歩留りの飛踏的向上、工程の著
しい短縮化を達成し得る半導体装置の製造方法を
提供できるものである。

【図面の簡単な説明】

第１図は従来法によるバイポーラ・トランジス
タの製造時の一工程（リフトオフ工程直前）を示
す断面図、第２図ａ〜ｈは本発明の実施例におけ
るバイポーラ・トランジスタの製造工程を示す断
面図である。１０１……Ｐ型シリコン基板、１０２……n⁺
埋込層、１０３，１０３′……ｎ型エピタキシヤ
ル層、１０５……コレクタ領域、１０６……シリ
コン酸化膜、１０７……シリコン窒化膜、１０８
……ベース領域、１０９……Ｐ型抵抗層、１１０
……リン添加ガラス層（第１の堆積層）、１１１
……シリコン窒化層（第２の堆積層）、１１３…
…開孔部、１１４_１…１１４_５……コンタクトホ
ール、１１６……エミツタ領域、１１８……配
線。

Claims

【特許請求の範囲】１素子分離用シリコン酸化膜で分離された素子
が形成され、該素子の表面にシリコン酸化膜が存
在する半導体基体上に、前記シリコン酸化膜とエ
ツチング特性の異なる被膜を形成する工程と、こ
の被膜上に、該被膜よりエツチング速度が速い第
１の堆積層を形成し、さらに第２の堆積層を形成
する工程と、前記第２、第１の堆積層及び被膜の
配線相当部を順次エツチング除去する工程と、前
記被膜をマスクとして該被膜の開孔部から露出す
る素子分離用シリコン酸化膜表面及びシリコン酸
化膜をエツチングして選択的に除去された該シリ
コン酸化膜の箇所にコンタクトホールを形成する
工程と、配線金属を蒸着した後、前記第１の堆積
層をエツチング除去し、第２の堆積層上の配線金
属部分をリフトオフして配線を形成する工程とを
具備したことを特徴とする半導体装置の製造方
法。２第１の堆積層が不純物添加ガラス層であるこ
とを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。３第１の堆積層が多結晶シリコン層であること
を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。４第２の堆積層がシリコン窒化層であることを
特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。