JPS6295476A - テスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明ｌま、組み合せ輸埋回路全試験するテストＩ９
」路し′こ関するものである。イ、１み合せ倫理回路で
（は、入力信号のビットパタンにより出力信号のビット
パタンか定まるので、この回路を試験するときに・ま、
この回路の入力点から任意のビットパタンの４ｇ号を入
力し、この回路の出力点から出力される信号のピッドパ
クンを検査し、これが入力信号のビットパタンに対応す
るものであるか否かを判定する。

〔従来の技術〕

従来のこの種の回路としては第２図に示すものがあった
。・君２図は従来のテスト回路の構成を示すブロック図
で、（１）はフリップフロップ回路（図中ＦＦで示す。

以下同様）、ｔ２Ｎは咀み合せ両畦回路（Ｃ，Ｌ　”）
、（３）は制御回路（Ｓｏ）、（４）はモード制御信号
（Ａ４０）　、＋５１！はスキャン入力端子（ＩＮＯ）
（一般的には直列信号入力端子）、＋６１はタロツク信
号Ｃ１、＋７１はスキャン出力端子（ＯＵＴ）（一般的
には直列信号出力端子）である。

第２図において制御回路ｔ３１＋＝まモード制御信号（
４）が１”のときスキャン入力信号を出力し、モード制
＃信号（４）が“０＃のとき、組み合せ摘理回路（２１
からの信号？出力するように構成された回路である。

図面を聞単にするため、第２図に示すヅリで′は組み合
せ論理回路の入力、出力共ＶＣ２ビツトの場合を示す。

２ビツトの入力Ｍｂのとり得るすべてのビットパタンは
“００”、　”０１’　、　”１０’　、“１１”　の
４種類であり、このようなビットパタンの信号がスキャ
ン入力端子（５）から順次入力され、２段のフリップフ
ロップ回路ｆｉｌ　ｆ　Ｍて組み合せ調理回路（２）に
入力され、これら入力１ざ号に対応する出力信号が組み
合せ１埋回路１２）から出力され、制御回路（３）とフ
リップフロップ回路ｆｉｌを経てスキャン出力端子（７
）から１偵次出力される。

次に第２図に示す回路の動作について説ＩＦＩする。

先ずモード制御信号（４）を”１″にすると前段のフリ
ップフロップ回路（１）の出力が匍ｊ御回路（３）を、
涌で後段のフリップフロップ回：％　ｆｉｌに入力され
るので、各フリップフロップ回烙６ま縦続されてシフト
レジスタを・肯成し、スキャンバスを形成するので、ス
キャン入力端子（５）からピントシリアルの形でデータ
を入力し、この入力データをクロック信号に同期してシ
フトすることにより、各フリップフロップＩｏＩ：・各
に任意の調理の信号ｔセットすることができる。このセ
ットされた信号のビットパタンか組み合せ論理回路（２
）の入力端子から組み合せ論理回路（２）に入力され、
この入力信号のビットパタンに対応するビットパタンの
信号が組み合せ論理回路（２）から出力される。

次にモード制御信号（４）金°Ｏｎにすると組み合せ論
理回路（２）からの出力信号が匍制御回路（３）を経て
次段のフリップフロップ回路（１）の信号入力端子りへ
加えられクロック信号（６）に同回してセットされる。

さらにモード制御信号（４）を“１＃にして、スキャン
出力端子（７）よりクロック信号（６）に同期してシフ
トすることにより谷フリップフロップ回路の値を読み出
すことができ、組み合せ論理回路のテスト１川路ことが
できる。

〔発明が解決しようとする問題点〕

従来のテスト１川路は以上のように構成されているので
スキャンバスに１箇所でも故障があるとフリップフロッ
プ回路の１１１全次段のフリップフロップ１０］略に転
送できず、テストが不可能になるという問題点かあっ之
。

この発明、′ｉかかる間閑点金解決するためシこなされ
タモのでスキャンバスに故障があった場合、故障箇所を
検出するとともに故障箇所を除いた回路でテストを続行
できるテスト回路を提供することを目的としている。

〔問題点金解決するための子役〕

この発明に係るテスト回路では制御回路の出力信号を、
次段のフリップフロップ回酷に入力するか或いは前段の
フリップフロップ回路に入力するかを選択する第２の制
御回路を設け、シフトレジスタ内で、どちらの方向えも
シフトできるようにしたものである。

〔作用〕

この発明においては第２の制御回路が出力信号の方向を
逆に切り替えるので、スキャンパスに故障箇所があった
鴫合でもテストを］光行できる。

〔発明の実施例〕

以下、この発明の実施例を図について説明する。

第１図（はこの発明の一実施例を示すブロック図で、第
２図と同一符号は同−又は相当部分を示し、（ｓａＬ（
７ａ）は入出力用の双方向端子、＋８１　、　＋９１　
、　（１０）　　はそれぞれ新たに付加された制御回路
（Ｓ工）、（Ｓ２）　。

（Ｓ３）で、制御回路（８）を仮りに第２の制御回路と
いい、これに対し制御回路（３）を第１の制御回路とい
う。（１１）は方向制御信号である。

第１図において制御回路（８）は、方向制御信号１１）
が“０”のときは制御回路（３）の出力信号を次段のフ
リップフロップ回路へ入力し、逆に方向制御信号（１１
）が”　１　’の場合に・は、出力信号を＠段のフリッ
プフロップ回路に入力する動作を行なう。

制御回路（９）は方向制御信号（１１）が”０″のとき
に入出力端子（５ａ）からの入力信号を初段のフリップ
フロップ回路に入力し、逆に方向制御信号（１１）が“
ｌ”のときは初段の制御回路（８）の出力信号を入出力
端子（５ａ）に出力する動作を行う。この制御回路（９
）を仮りに入力制御回路という。

制御回路（１０）　！は方向制御信号（１１）が“０″
のとさ終段の制御回路（８）の出力信号？入出力端子（
７ａ）に出力し、逆に方向制御信号（１１）が“１″の
ときは入出力端子（７ａ）からの信号を終段のフリップ
フロップ回路に入力する動作を行う。この、Ｈ１１御目
帖（１０）を仮ジに出力制御回路という。第１図には組
み合せ調理回路（２）の入力、出力共シて３ビツトの場
合が示されている。

次にこの発明の！Ｕ作を図について説明する。

モード匍［御１ｇ号（４）が“１″、方向制御信号（１
１）がＯｎの場合には入出力端子（５ａ）からの信号が
クロック１ぎ号（６）に同期して入力し、かつ　、シフ
トされて各フリップフロップ回路に任意の値がセットさ
れ、次にモード制御信号（４）を１０＃にすることによ
り組み合せ論理回路（２）から出力された信号が制御回
路（３）を経てそれぞれ次段のフリップフロップ回路の
入力端子りに接続され次に来るクロック信号（６）に同
期して入力される。

ここでモード制御信号（４）を″１１とすればタロツク
信号（６）に同期して入出力端子（７ａ）から各フリッ
プフロップ回路の値を読み出すことができる。又、モー
ド制御信号（４）を”１″、方向制御信号（１１）を“
１″とすれば、クロック信号（６）に同期して入出力端
子（５ａ）から各フリップフロップ回路の値を読み出す
ことができる。

又、モード制御信号（４）が“１″、方向制御信号が１
″のとき入出力端子（７ａ）からクロック信号（６）に
同期して各フリップフロップ回路に任意の値をセットす
ることができ、次にモード制御信号（４）を”０＃にす
ることで、組み合せ倫理回路（２）から出力された信号
が、クロック信号（６）に同期して前段のフリップフロ
ップＩ町路に入力される。ここでモード制御信号（４）
全再び″１＃にすることによってクロック信号（６）に
同期して入出力端子（５ａ）に谷フリップフロップ回烙
の１直を出力させ、涜み出すことができる。

又、モード制御信号（４）を“１”、方向制御信号１１
）を”０”とした場合には、クロック信号（６）に同期
して入出力端子（７ａ）から各フリップフロップ回路の
イ直に！み出すことができる。

以上の動作により従来と肯ｊ様に組み合せ倫理回路（２
）のテストを行うことができ、又、方向制御信号（１１
）によりデータの入出力方向金目由に設定することがで
きる。

なお、上記実施例では入出力端子全２本とっているが、
入出力時で逆方向にデータを転送することにより入出力
端子全１本として端子数ｔｌ−那らすことも可能である
。

〔発明の効果〕

この発明は以上説明したとおり、テスｌ−１（４）路に
おいて各フリップフロップ回路からの入力信号か、或い
は組み合せ論理回路からの入力信号かを退択して出力す
る第１の制御回路の次段に、ここで選択された信号２次
段のフリップフロップ回路に入力するか又は前段のフリ
ップフロップ回路に入力するかを選択する第２の制御回
路を設けたことにより、データの転送方向を自由に設定
できるためスキャンパスに故障があった場合、２つの入
出力端子からの出力信号の有無全検出することで最大２
箇所の故障箇所を検出することが可能で必り、又、回路
が故障した場合でも故障箇所の前後の回路で利用してテ
ストの・光行が可能である。

【図面の簡単な説明】

第１図はこの発明の一実施例金示すブロック図、４２図
は従来のテスト回路の構成を示すブロック図である。 図において（１）はフリップフロップ回ｉｌ＆、ｔ２１
は組み合せ論理回路、＋３１ｖま第１の制御回路、（４
）はモード制御信号、（５）は入力端子、（６）はクロ
ック信号、（７）は出力姑子、（５ａ）、（７ａ）はそ
れぞれ入出力端子、（８）は第２の制御回路、［９１、
（１０）はそれぞれ制御回路、（１１）　＋ま方向制御
信号。 なお、各図中同一符号は同−又は相当部分？示す。

Claims (1)

1. 【特許請求の範囲】 フリップフロップ回路を複数段縦続してシフトレジスタ
   を構成し、このシフトレジスタの直列信号入力端子から
   ビットシリアルの形の信号を入力することによりこのシ
   フトレジスタを構成する各フリップフロップ回路に任意
   の論理の信号をセットし、このセットした論理の信号を
   テストの対象となる組み合せ論理回路に入力し、この入
   力した信号に対応して上記組み合せ論理回路から出力さ
   れる出力信号を上記シフトレジスタを介しそのシフトレ
   ジスタの直列信号出力端子からビットシリアルの形の信
   号として出力して上記組み合せ倫理回路のテストを行う
   テスト回路において、 各フリップフロップ回路に対応して設けられ当該フリッ
   プフロップ回路の出力とこれに対応する組み合せ論理回
   路の出力とを入力し、モード信号の制御に従って２入力
   のうちのいずれかの入力を出力する第１の制御回路、 各第１の制御回路に対応して設けられ当該第１の制御回
   路の出力を入力し、この入力を方向制御信号の制御に従
   って当該第１の制御回路に対応するフリップフロップ回
   路の後段のフリップフロップ回路（後段にフリップフロ
   ップ回路が存在しないときは出力制御回路）の信号入力
   として接続するか、当該第１の制御回路に対応するフリ
   ップフロップ回路の前段のフリップフロップ回路（前段
   にフリップフロップ回路が存在しないときは入力制御回
   路）の信号入力として接続する第２の制御回路、 最後段の第２の制御回路の出力を入力し上記方向制御信
   号の制御に従つてこの入力を上記シフトレジスタの直列
   信号出力端子に出力するか、上記出力端子からの入力信
   号を最後段のフリップフロップ回路の入力信号とするか
   の切り換えを行う出力制御回路、 最前段の第２の制御回路の出力を入力し上記方向制御信
   号の制御に従ってこの入力を上記フリップフロップの直
   列信号入力端子に出力するか、上記入力端子からの入力
   信号を最前段のフリップフロップ回路の入力信号とする
   かの切り換えを行う入力制御回路を備え、上記方向制御
   信号により上記シフトレジスタ内でのシフト方向を変更
   できるようにしたことを特徴とするテスト回路。