JPS6297364A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高密度の半導体装置の製造方法に関する０ 従来の技術 溝堀りキャパシタは従来からいろいろな形式のアイイブ
−エム（Ｉ　ＫＤＭ　）ｐ２４４．１９８４　）などで
ある。これはまずシリコン基板に溝をＲＩＢ法で堀り、
次てボロンイオンを素子分離のために注入し、この溝に
ＣＶＤ法で５ｉ０２を埋める。周辺０Ｍ０３回路のため
にｎ＝　ｗｅｌｌを形成しその後エッチバックして必要
量の厚さの８１０２を残す。そしてキャパシタ用熱酸化
を行ない、ポリシリコンを埋めるという工程である。

発明が解決しようとする問題点 従来例でエッチバックして得られる５１０２の厚さはば
らつきが大きく均一な５１０２を残すことが出来なかっ
た。

問題点を解決するだめの手段 本発明は上記問題点を解決するだめ、半導体基板に作ら
れた溝底部に酸化膜を選択的に堆積させ、その後キャパ
シタ用熱酸化膜を形成することにより底部の酸化膜を他
の部分より厚くするものである０ 作用 キャパシタ底面は選択的に堆積した酸化膜のためこの部
分の酸化膜の厚みは側壁に形成した酸化膜よりも厚い。

このために底部での電界集中がなく従って信頼性の高い
キャパシタを作ることができる。

実施例 第１〜７図は本発明の一実施例を示す工程断面図である
。第１図で１はＰ型シリコン（１００）基板で比抵抗は
〜１ｏｆ２ｃＭ程度である。２はＣＶＤ法で堆積させた
シリコン酸化膜でキャパシタを作製する領域は開口しで
ある。このシリコン酸化膜をマスクとして異方性エツチ
ングを行なうことにより溝すなわち開口部３を形成する
（第２図）。次に第３図に示すようにチャンネルストッ
パ用イオンとしてボロンイオンを注入し、注入層４を形
成する。次にレーザーＣｖＤでシリコン酸化膜を選択的
に堆積させる。光の直進性により側壁にはシリコン酸化
膜は堆積されない。これにより開口部底面にシリコン酸
化膜５が形成される（第４図）。厚みは３ｏｏｏＸ程度
でキャパシタ用酸化膜に比べて厚い。

次に開口部３の側壁にリンイオンを針めイオン注入を行
ないリン注入層６を形成する（第６図）。

このとき側壁からのイオンの反射は開口部底面に集中す
るが底面のシリコン酸化膜５によりチャンネルストッパ
イオンを打ち消すことはない。次に熱酸化によりシリコ
ン酸化膜７を形成する（第６図）０この厚みは１ｏ０１
〜５ｏｏｉ程度である。

次にＬＰＣＶＤでポリシリコン８を開口部に埋め込む。

次に熱拡散法によりリンをポリシリコンにドープしてポ
リシリコンの抵抗を下げる。次にエッチバックを行なっ
て表面のポリシリコンを取り去り、ＣＶＤシリコン酸化
膜をウェットエッチによって除去する。この後の工程で
熱処理を加えるとイオン注入した部分が活性化してチャ
ンネルストッパとしてのＰ散拡散層９と、キャパシタの
電極としてのｎ型拡散層１ｏが形成されキャパシタが完
成する（第７図）。

発明の効果 本発明により、トレンチキャパシタの電界集中に伴う耐
圧の劣化が防げるだめ、極めて信頼性の高いキャパシタ
が形成でき、高密度な集積回路が形成できる。

【図面の簡単な説明】

第１図〜第７図は本発明の一実施例における半導体装置
の製造方法を説明するための断面図である０ １・・・・・・Ｐ型シリコン基板、２・・・・・・シリ
コン酸化膜、３・・・・・・開口部、４・・・・・・イ
オン注入層、５・・・・・・シリコン酸化膜、６・・・
・・・イオン注入層、７・山・・シリコン酸化膜、８・
・・・・・ポリシリコン、９・山・・Ｐ型拡散層、１ｏ
・川・・ｎ型拡散層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図　　　　３

Claims (1)

【特許請求の範囲】
1. 半導体基板においてキャパシタ領域以外の部分にマスク
   材を設ける工程と、前記半導体基板をエッチングし溝を
   作る工程と、前記溝の底部に前記半導体基板と同一導電
   型不純物のチャンネルストッパ用イオンを注入する工程
   と、光ＣＶＤ法を用いて前記溝の底部に選択的に絶縁膜
   を形成する工程と、溝側面に前記半導体基板と反対導電
   型不純物をイオン注入する工程と、前記半導体基板を酸
   化雰囲気中で熱処理して酸化膜を形成する工程と、前記
   溝に埋め込み導体層を形成する工程とを含むことを特徴
   とする半導体装置の製造方法。