JPS63100322A - 変位変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、差圧あるいは圧力などによる変位を静電容ｌ
を介して電気信号に変換する変位変換装置に係り、特に
コモンモードの影響を小さくしてその性能を向上させた
変位変換装置に関する。

〈従来の技術〉 第５図に特願昭６１１−１２８８９号（発明の名称：容
呈式変位変換装ｅ）で提案されている変位変換装置の構
成を示す。

静電容量ＣＩとＣ２の接続点はインバータＣ１の入力端
に接続され、その出力端と入力箱との間には定値電流；
捕限回路ＣＣＩが負帰還接続されている。インバータＧ
、の出力端はｎビットのカウンタＣＴ、の入力ＨＳＣＬ
に接続され、その出力ＦｉＱ＋１はナントゲートＧ、を
介して静電容量ＣＩの第１電極を形成する固定電極１０
に接続され、同時にインバータＣ３、ナンドゲートＧ４
を介して静電容量Ｃ２の第２電極を形成する固定？ｌ！
極１１に接続されている。更に、ナンドゲー）Ｇ、、Ｇ
４の入力の他端はインバータＧ１の出力端と接続されて
いる。

この碌な構成によりナントゲートＧ２と静電容量Ｃ１と
でインバータＧ、への第１の正帰還ループ、ナントゲー
トＧ４と静電容量Ｃ８とてインバータＧ１への第２の正
帰還ループを形成し、これ等のループをカウンタＣＴ、
の出力によりナントゲートＧ、、　Ｇ。

を介して交互に切替えて発振を継続させている。

カウンタＣＴ、の出力はフィルタ回路ＦＣ，により平滑
する。

いま、第６図（Ａ）に示す憬にナントゲートＧ、の出力
（Ａ）をハイレベル−〇−とし、ここに電圧中ＶＺが生
じているときは、その立上りにより静電容ｉｃ、と分布
容量Ｃｓと静電容量Ｃ３との合成容量Ｃｔが直列に充電
され、インバータＧ、の入力端は急激に一定電圧に達し
第６図（Ｂ）の通り、はぼ垂直に立上る。従って、イン
バータＧ、のスレシュホールドレベル■Ｔｌを基準とし
た分布容量Ｃｓの端子電圧の変化ｅ、は次式で示される
。

このときインバータＧ、の出力（Ｃ）はロールレベル−
Ｌ−になっているが、インバータＧ、の入出力端間に定
値電流制限回路ＣＣ３が接続されているので、分布容量
Ｃｓおよび静電容量Ｃ２の充電電荷は定値電流制限回路
ＣＣ１およびインバータＧ１の出力インピーダンスを介
して直ちに放電を開始する。

しかし、この放電による放電電流ｉは定（＋Ｆｉ電流市
１ｊ限回路ＣＣ１により一定の電流値に規制されるので
、第６図（Ｂ）に示す様にインバータＧ、の入力端の電
圧は！！線的に低下する。スレッシュホールドレベルｖ
ＴＨまで減少するに必要とされる放電時間ｔ１は次式か
ら得られる。

已＋　＝ｅ＋　（ｃ、　＋　Ｃｔ）　　　　　　　　　
（２）（１）　、　（２）式から ｚ ｔ、＝ｃ、゛“”“″““：パ“““°”−（３）とな
る。

インバータＧｌのスレッシュホールドレベルＶＴＨに電
圧が低下すると、インバータＧ、の出力（Ｃ）は反転し
、″′Ｈ″レベルとなる（第６図（Ｃ））結果、ナント
ゲートＧ、の出力（Ａ）は″′Ｌ″レベルとなり、イン
バータＧ１の入力端の電圧は（１）式と同値で逆極性の
値上°、となる。この後、定値電流制限回路ＣＣ１によ
り逆極性の放電が直線的に行なねれる。この結果、イン
バータ貼のスレッシュホールドレベル■Ｔ□に達すると
インバータＧ１の出力（Ｃ）は第６図（Ｃ）に示すよう
に反転する。この逆極性の放電も一定値の電流ｉで行な
われるので、放電時間ｔ°１もｔ、と等しくなりｔ＋　
＝ｔ’＋　　　　　　　　　　　　　　（４）となる。

これ等の関係は、カウンタＣＴ、による所定ｆｆＪのカ
ウントの後、カウンタＣＴ、の出力により静電容ＭＣ□
側に切替えられても同様であるので、次式が成立する。

ｚ ｔ、　＝　Ｃ，−７−（Ｓ） 従って、カウンタＣＴ、の出力Ｑｎから得られるパルス
信号の″’Ｈ−期間は静電容量Ｃ３に、−Ｌ”期間は静
電容量Ｃ８に対応したものとなり、これをフィルタ回路
ＦＣ，で平均化すれば、パルス信号のデユティ比に関連
したＣＩ／（Ｃ，＋Ｃ，）の演算結果となる。

この演算結果は、移動電極１２の変位つまり差圧（Ｐ、
−ＰＬ）に比例した値を与える。しかも分布容ｆｌＬｃ
ｓは除去されている。

第７図は第５図と同じく特開昭６０１２８８９号（発明
の名称：容量式変位変換装置）に提案されている他の種
類の変位変換装管の構成を示す。

移動電極１２はインバータＧ、の入力端に接続されてお
り、その出力端はインバータＧ、の入力端に接続されこ
れ等でバッファゲートを構成している。

インバータＧ１の出力端はインバータＧ、と抵抗Ｒｉを
介してインバータＧ、の入力端に負帰還接続されている
。

インバータＧ、の出力端はｎビットのカウンタＣＴ、の
入力端ＣＬ　　に接続され、その出力端Ｑｎはアンドゲ
ートＧ、およびナンドゲ二）Ｇｌの入力の−ＫＱに接続
されている。更に出力端Ｑａは端子Ｔｏにも接続されて
いる。アンドゲートＧ、およびナンドゲートＧ、の入力
の他端はインバータＧ、の出力端と接続されている。

更に、カウンタＣＴ、の出力６ｆｆＱｎはインバータＧ
１．を介してアンドゲートＧｌｌおよびナントゲートＧ
１□の入力の一端に接続されている。インバータＧｌｌ
の出力端からは端子Ｔｏ’が引き出されている。アンド
ゲートＧ１１およびナントゲートＧ１２の入力の他端は
インバータＧ、の出力端と接続されている。

カウンタＣＴ、の出力端Ｑｎはまた積分器Ｑ、の入力端
に接続され、積分器ｑ１は演′Ｒ増輻器の反転入力端（
−）とカウンタＣＴ、の出力端Ｑ１１との間に接続され
た抵抗Ｒ，、演算増幅器の反転入力端（−）とその出力
端との間に接続されたコンデンサＣ１を有し、演算増幅
器の非反転入力端（＋）の電ａ電圧Ｖｚの１７２の電位
であるｌ／２電位点（中間電位点）へ接続した構成であ
る。

スイッチｓｗ、、　ｓｗ、は直列接続されその接続点が
固定電極１７に接続されている。スイッチ５？、の他端
は積分器Ｑ、の出力端と、スイッチＳＷｉの他端は共通
゛ζ位点ＣＯＭとそれぞれ接続され、アンドゲートＧ、
およびナントゲートＧ、の出力によりスイッチｓｗ、、
　ｓｗ、がそれぞれ制御され開閉される。

また、スイッチＳＬ、　３１１．は直列接続され、その
接続点が固定ＭＬ極１８に接続されている。スイッチ５
Ｗ、の他端には電源電圧Ｖｚが印加され、スイッチＳＷ
４の他端は積分器Ｑ、の出力端と接ｈ′Ｃされ、アンド
ゲートＧｌ＋およびナントゲートＧＩ２の出力によりス
イッチｓｗ、、　ｓｗ４がそれぞれ制御され開閉される
。

吹に、以上の如く構成された第７図に示すＩ′Ｆｉ］路
の動作について説明する。

カウンタＣ丁、の出力が第８図（ｂ）の期間丁、ｃで示
すハイレベル”Ｈ”でインバータＧ、の出力がローレベ
ル“Ｌ　”にあるときは、アンドゲートＧ。

の出力（第８図（ａ））は″′Ｌ″状態で第９図（ａ）
で示す回路接続になっておりインバータＧ。

の入力箱の電圧ぐ、は第８図（ｆ）のＡ１で示す状態に
あり、インバータＧ、と抵抗Ｒｎを介して静電容量Ｃ，
，Ｃ，と分布容量Ｃｓが充電され除々に電位が上昇する
。インバータＧ７のスレシホールドレベルｖ１゜に電圧
ｅ、が達すると、インバータＧ、の出力が反転し第９図
（ｂ）で示す回路接続になりインバータＧ、の入力端の
電圧ｅ１は第１０図（ｆ）の＾、で示す状態になる。

尚、これ等の状態では、インバータＧ１．の出力はカウ
ンタＣＴ、の出力を反転した第８図（ｅ）の状態にあり
、このためアンドゲートＧ１１の出力（第８図（Ｃ））
もナントゲートＧ１．の出力（第８図（ｄ））も変化せ
ず、静電容量ＣＩ側のみが切替えられる。

インバータＧ、の入力端の電圧ｅ１が第８図（ｆ）のＡ
１の状態でスレシホールドレベル■工Ｈに達したときの
各容量の全電荷量（第９図（ａ））とＡ、の状態に移行
したＭＬ後の全電荷量（第９図（ｂ））とを等しくとく
ことにより反転直後の電圧ｙ　、（＋１はなる。状態人
、からＡ２に切替った後の過渡状態は第９図（ｂ）の回
路接続となるが、初期値を上記の■、＋としスレシホー
ルドレベル■ＴＨに電圧上、が低下するまでの放電時間
ｔ、４を算出すると、となる。

放電時間ｔＩＡの経過後インバータＧ、の出力が反転し
て第８図（ｆ）のＡ、で示す第９図（ａ）の回路接続に
なった直後のインバータＧ、の入力端の電圧ｙ　ｌ＜−
１は、ｙ　、Ｉ＋１の場合と同様にして求めるととなる
。状態Ａ、からＡ、に切替った後の過渡状態は第９図（
ａ）の回路接続となるが、初期値を上記のｙ　、（−）
としスレシホールドレベルｖＴＨにＭＬ　ＩＥ　ｅ　、
が低下するまでの充電時間ｔ、。を算出すると、を得る
。

次に、カウンタＣＴ、の出力が第８図（ｂ）の期間Ｔ、
ｃで示すローレベル“Ｌ″′でインバータＧ、の出力が
ローレベル“Ｌ”にあるときは、第９図（ｃ）で示す回
路接続になっておりインバータＧ。

の入力端の電圧Ｃ５は第８図（ｆ）のＡ４で示す状ｆｌ
ｑにあり、インバータＧ、と抵抗りを介して静電容量ｃ
、、　５と分布容量Ｃｓが充電され徐々に電位が上昇す
る。インバータＧ、のスレシホールドレベルＶＴＨに電
圧ｅ１が達すると、インバータＧ、の出力が反転し、第
９図（ｄ）で示°す回路接続になり電圧Ｃ５は第８図（
ｆ）のＡ、で示す状態になる。状態Ａ、の放電時間ｔｔ
Ａ　のあいだ放電を続け、スレシホールドレベル■工４
に達するとインバータＧ、の出力が反転して第８図（ｆ
）の状態Ａ、の充電時間ｔ４のあいだ各容量を充電する
。

期間Ｔ、ｃの状態では静電容量Ｃ２の固定電極１１が可
変電圧Ｖｏに落されていたのに対し、期間Ｔ、ｃの状態
では静電容量Ｃ１の固定電極１０が共通電位点ＣＯＭに
落されている点が異なる。

状態Ａ４からＡ、に反転した直後の電圧■寥）は期間Ｔ
、ｃの場合と同様にして、 となる。状Ｅ＋　Ａ　ｓでの放電時間ｔ２Ａは上記の初
期値を用いて（６）式を導いたと同様にしてとなる。

状！ｖＮＡｓからＡ、に反転した直後の電圧ｙ、（−１
は期間Ｔ、ｃの場合と同様にして となる。状態＾、での放電時間ｔ□はこの初期値を用い
て（７）式を導いたと同様にして となる。

ところで、積分器Ｑ１はカウンタＣ丁、の出力（第８図
＜　ｂ　））の期間Ｔ、ｃとＴ、ｅが等しくなる様に可
変電圧Ｖｏを調節する。これは、次の平衡条件を満たす
。

ｔＩＡ　　”　　Ｌ＋Ｂ　　＝　ｔｓｑ　　　＋Ｌ１Ｂ
　　　　　　　　　　　　α０）この式に（６）〜（９
）式を代入してＶｏを求めると、６本 となる。ここで、静電容量Ｃ１ａ　Ｃ２はＣＯを差圧Δ
Ｐがゼロのときの静電容量とすると、ｋを定数として次
式で示される。

１＋にΔＰ これ等の式を（１１）式に代入すると、となり、可変電
圧Ｖｏは差圧ΔＰに比例する。

この式には分布容量Ｃｓは含まれておらず、００式の関
係を満す計算において消去され、分布容量Ｃｓの影響を
受けない結果となっている。

〈発明が解決しようとする問題点〉 しかしながら、これ等の従来の変位変換装置では静電容
量Ｃ１とＣ２で構成されるセンサのボディと回路の共通
電位点ＣＯＭとが同電位であるので問題はないが、２祿
式の変位変換装置の如くセンサのボディと共通電位点Ｃ
ＯＭとが分離され、これ等の間にコモンモード雑音が加
わりこれが変動すると誤差になり性能を低下させる。特
にセンサが小形になリセンサの電極とボディ間の分布容
量Ｃｓが増大すると性能低下がいちじるしく大きくなる
という問題がある。

第１Ｏ図は以上の問題点を説明するための説明図である
。第５図に示す回路のセンサボディ（接地点Ｇと同電位
）と回路の共通電位点ＣＯＭとを分離して示したのが第
１０図に示す回路構成である。

分布容量Ｃｓはセンサのボディと移動電極１２との間に
形成され、移動電極１２と共通電位点ＣＯＭとの間には
分布容量Ｃｃが形成されているものとしである。更に接
地点Ｇ（センサボディ）と共通電位点ＣＯＭとの間にコ
モンモード電圧■８　が生じているものとし、第１１図
と第１２図とを用いて以下の説明をする。第１１図はイ
ンバータ６１の入カ端の波形を示す波形図であり、第１
２図は第１１図における各期間に対応する等価回路を示
す等価回路図である。第１１図における期間１．、に対
応するインバータＣ１の入力側における等価回路は第１
２図（ａ）に等しく、第１１図における期間ｔ゛１５　
　に対応するインバータＧ、の入力側における等価回路
は第１２図（ｂ）に等しい。

先ず、コモンモード電圧ＶＮが一定でカウンタＣＴ、の
出力Ｑｎがローレベル（Ｌ）の場合に期間１゜（ｔ’＋
）に与える影響について説明する。

インバータＧ、の入力端の電圧をｖｌとすれば、第１１
図における時点Ｐ１での電圧は ■１″：Ｖ（−） であり、Ｐ、（・Ｐ、＋Δｔ）の時点での電圧はＶ、＝
Ｖ（−、＋ΔｖＩ となる。ただし、時点Ｐ、における電圧とＰ、における
電圧■１との差電圧がΔＶ、である。ここで、時点Ｐ、
とＰ、での電荷からΔを間のインバータＧ１の入力を係
における電荷変動を計算する。時点Ｐ、での電荷をＱＰ
Ｉ　、時点Ｐ、での電荷をＱＰｘとすれば、ＱＰ＋＝（
Ｃ＋＋Ｃｚ＋Ｃｃ＋Ｃ５）Ｖ　Ｃ−）＋Ｃ５Ｖ、　　−
Ｃ，Ｖｚ　　　　　　（Ｉｓ）Ｑｐｚ＝（Ｃ＋”Ｃ２＋
Ｃｃ＋Ｃ３）（Ｖ　（−１＋ΔＶ）＋ＣｓＶ、　　−Ｃ
＋ＶＺ　　（ロ）となる。Δを間の電荷変動をΔｑとす
れば、Ａ　Ｑ＝ＱＰｌ−ＱＰＩ”（ＣＩ＋Ｃ，＋Ｃｅ＋
Ｃ５）Ａ　Ｖ　　　　　　（＋７）ΔＱ；１・Δｔ　　
　　　　　　　　　　　　　　（１ｇ）となる。（＋７
）、　（＋８）式から 乙Ｖエ　□、λ　　　　　　（Ｉｃ１）Ｃ，＋　Ｃ，＋
　Ｃｃ　＋　Ｃｓ となる。従って、 Ｖ、＝　Ｖ（−）　　＋　ΔＶ Ｃ３Δｔ ・Ｖ、ｌｌ−’Ｊｚ　＋□に Ｃ＋＋Ｃ２＋Ｃｃ＋Ｃｓ　　　　Ｃ＋＋Ｃｚ＋ＣｓＣ５
Ｖχ−Δｔｉ −＝ｖＴ、− Ｃ，＋Ｃ，＋Ｃｃ＋Ｃｓ　　　　　　　　　　　　　　
　　　　　　（ＬＱ）となる。式（２０）より■１がｖ
Ｔ、に達する時間ｔ′１．は、Δｔ＝ｔ’、でｖ　＋　
＝　ｖＴ、とにおイテ（２＋）を（つる。従って、コモ
ンモード電圧■、が一定の場合には期間ｔ゛１５は（２
２）式で示すごと（Ｙｌ、、　、Ｃｓ。

およびＣｃの影響を受けない。期間ｔ’　ＩＬのときも
同じである。

次に、コモンモード電圧■、が変動しカウンタＣＴ、の
出力Ｏｎがローレベル（Ｌ）の場合に期間ｔ’　ｌ’Ｌ
　（ｔ’　ＩＬ　）に与える影響について説明する。

時点Ｐ２においてコモンモード電圧（ＶＮ＋ΔＶＮＩ）
に変化したものとすると、（１７）式を導いたときと同
様にして、電荷変動量ΔＱ°は ΔＱ’　二〇ｐ２−　Ｑｐ＋ ＝（ＣＩ＋Ｃ２＋ＣＣ＋Ｃ３）（Ｖ　ｔ−＋　＋　Ａ　
Ｖ’）Ｉｃ３（Ｖ、　＋Ａ　Ｖ　、４１）−ＣＩＶ！−
（Ｃ，＋Ｃ，＋Ｃｃ＋Ｃ５）Ｖ　Ｃ−）　Ｃ５ＶＮ＋Ｃ
，Ｖｚ＝（Ｃ，＋Ｃ，＋Ｃｅ＋Ｃｓ）Δｖ°＋ｃｓΔＶ
Ｎ　ｌ　　　（２３）となる。（ｌδ）式と（２３）式
から、電位変動ΔＶ゛はＣ，＋Ｃ，＋Ｃｃ＋Ｃｓ　　　
　　　　　　（２Ｊとなり、結局、゛ ｖｌｏ：ＶＣ−１＋ΔＶ゛ Ｃ，＋　Ｃｚ　＋　Ｃｃ　＋　Ｃｓ　　　　　　　（２
５）を得る。式（２５）よりｖ１゛がｖＴＨに達する時
間ｊ’ｌ（ΔＮ）は となり、コモンモード電圧の変化ΔＶＮＩ、分布容量Ｃ
ｓの９習を受ける。

以上のような計算を期間ｔ１．（ΔＮ）のとき、カウン
タＣＴ、の出力Ｑｎがハイレベル（Ｈ）の場合の期間Ｌ
’＋Ｈ（ΔＮ）２期間ｔ１□（ΔＮ）について実行する
と、 １＋Ｌ（ΔＮ）　＝−（Ｃ，ＶＺ　−ＣｓΔＶ　Ｎ　２
）　　　（２７）＾ ｔ’、　（Ａ　Ｍ）　＝　−（Ｃ＋Ｖｔ　＋　Ｃ５Ａ　
Ｖ　、　ｉ）　　　（２８）ｔ　　　（Ａ　Ｎ）　＝　
ｊ−（Ｃ，ＶＺ　−ＣＳＡ　Ｖ　　４）　　　　（２９
）ｈＡＪ− となる。フィルタ回路ＦＣ，の出力電圧ＶｏはＶｏ　＝ 化Δｖ１〜Δｖ４の大小関係で出力電圧Ｖｏへ与える影
響が異なり、誤差が変化するという問題がある。

以上は、第５図に示す変位変換装置についての問題点に
ついて解析したものであるが、これは第７図に示す変位
変換装置についても同じである。

く問題点を解決するための手段〉 この発明は、以上の問題点を解決するため、検出すべき
変位に応じて変化する１対の静電容量から成るセンサと
、所定の付勢電圧により付勢されこの１対の静電容量を
電気的に結合する結合点の電位を検出する増幅手段と、
この増幅手段の出力端からその入力端に反転電流を供給
する負帰還手段と、増幅手段の入力と同相で１対の静電
容量の各他端を駆動する駆動手段と、付勢電圧とセンサ
のボディとの間に直列に接続された第１抵抗と第１＃％
電容量より成る第１直列回路と、増幅手段の共通電位点
とセンサのボディとの間に直列に接続され付勢電圧に関
連する電流が流される第２抵抗と第２静電容量より成る
第２直列回路と、第１抵抗と第１静電容量とを接続する
第１接続点と第２抵抗と第２静電容量とを接続する第２
接続点の各電位に関連する電圧で増幅手段の入力のスレ
ッシュホールド電圧を決める接続手段とを具備し、第１
直列回路と第２直列回路の各時定数を等しく選定するよ
うにしたもので゛ある。

〈実施例〉 以下、本発明の実施例について図面に基づき説明する。

第１図は本発明の一実施例を示すブロック図である。尚
、従来技術と同一の機能を有する部分には同一の符号を
付し過賞にその説明を省略する。

インバータＧ、の正の付勢？Ｊ源幅には電源電圧＋ＶＺ
が抵抗ＲＡ　を介して印加され、負の付勢電源端は抵抗
ＲＢを介して共通電位点ＣＯＭに接おシされている。ま
た、抵抗ＲＡ　　と正の付勢電源端との接続点と接地点
Ｇ（センサボディ）との間には静電容量ＣＡが、抵抗Ｒ
Ｂと負の付勢電源端との接続点と接地点Ｇとの間には静
電容量ＣＢがそれぞれ接続されている。更に、？ｌＩ源
電圧＋Ｖｚの電源端は抵抗Ｒｃ　とＲ２の直列回路を介
して共通電位点ＣＯＭに接続され、抵抗Ｒ６とＲヮの接
続点はインバータＧ、の出力端と接続されている。

コモンモード電圧■Ｎが変化すると分布容量Ｃ８を介し
てインバータＧ、の入力端のスレッシュホールド電圧■
、の佃が変化するが、同時に第１図に示す構成により抵
抗ＲＡと静電容量Ｃ＾　との直列回路および抵抗Ｒ９と
静電容量ＣＢとの直列回路に流れる電流が変化し、これ
によりインバータの付勢電源端の電圧を変化させ、相対
的にコモンモード電圧ＶＮの変化に対応して相対的に発
振期間の変動幅が一定になり誤差が防止される。

次に、以上の点につき数式を用いて詳細に説明する。

先ず、カウンタＣＴ、の出力Ｑｉがローレベル（Ｌ）の
場合について説明する。第１１図に示す場合と同様にし
て時点？、でコモンモード電圧がＶＮであり、時点Ｐ、
でｖＮ÷ΔｖＮに変化しているものとすると、時点Ｐ、
と？、での静電容量Ｃい、ＣＢの両端の電圧変化ΔＶｃ
＾、ΔＶｃｂは次のようになる。

Ａ　Ｖｃ＾　：（ＶＡ　　（ｐ２）＋ｖＮ　＋Ａ　ＶＮ
　　１−（ＶＡ　（Ｐ＋）＋Ｖｓ　　）＝ＶＡ　（ｈ）
−ＶＡ　（ＰＩ）＋Ａ　Ｖｓ　　　　　　　　　（３１
）ΔＹｅｓ　　＝Ｖｓ　　（ｈ）−Ｖ、　　（Ｐ＋）＋
ΔｖＮ（３２）ここで、Ｖ、　、　Ｖ、はインバータＧ
、の正電源端と負電源噛の各電圧である。また、Ｖ、　
、　ＶＢの変化は次式のようになる。

ＶＡ　（ｈ）−ＶＡ（Ｐ＋）　＝−ＲＡｌｃ、　　　　
　　　　　（３３）ＶＢ（ｈ）　−Ｖｓ　　（Ｐ＋）　
＝−ｙｌｌｉ（Ｂ　　　　　　　　　（３４）ただし、
ｌ（、、ｌ（Ｂ　は静電容ｉｃＡ、ｃＢに各々流れる電
流の変化分である。

式（３１）と（３３）から、 ΔＶＣＡ　　＝　　ΔＶＮ　　−ＲＡ　　ｉｃ４　　　
　　　　　　　　　　　（３５）式（３２）と（３４）
から ΔＶｃＢ　＝ΔＶＮ　−ＲＥＩ　ｉ（Ｂ　　　　　　　
　　　（３６）ここで、式（３５）、（３６）の電圧変
化を利用してｉ。Ａ、ｊ（Ｂを求めると、 となり、これから ＣＡ　・Δｖ８ 力。Ａ　＝　　　　　　　　　　　　’　　　　　　　
（−１π）Δ　ｔ　　　　＾　　＾ となる。同様にして、 Ｃ６・Δ■８ を得る。ここで、インバータＧ、のスレッシュホールド
電圧を電源電圧の１７２として求めると、ＶＴＩＩ　（
ＰＩ）＝　２　（ＶＺ−ＲＡ　ｉ（＋ｉ、　ｉｃ）　　
　　　　（３９）ＶｙＨ（Ｔ’ｓ戸と（Ｖｚ−ＲＡ（ｉ
ｃＡ＋ｉ、）＋ｔ’、　（ｉ、−ｉｃ、））　（４０）
ま ただし、インバータＧ、の電ｒＡ端子に流れる電流変化
をｉｃＴ　としである。式（３９）、　（４０）から、
ＶｙＨ（Ｐ＋）−ＶｔＨ（ｈ）　２　（ＲＡ　ｉｏ、　
＋Ｒ８’ｃｏ　）　　　（４１）を得る。−力、（’２
５）式を参照して、となる。そこで、（４２）式ノｖ、
’がＶ　ＴＨ（Ｐ　２　）　ニ達したときは、式（３７
）、（３８）、（４１）、（４２）よりＣｓＶｘ　　−
Δｔｉ　　＋ＣｓΔ■８Ｃ＋　　＋　　Ｃｓ　　＋　　
Ｃｃ　　＋　　Ｃｓ　　　　　　　（４３）を（りる。

ここで、 ＲＡ　ＣＡ　：ＲＢ　ＣＢ　＝Ｒ＠Ｃａ　　　　　　　
　　　　（４０とおき、ｉ、ｃ、を に選定し、これを（４３）式に代入すれば、Δｔ　＝　
＝−Ｖｚ　　　　　　　　　　　（４６）ん となり、時点Ｐ、とＰ□間の時間差Δｔはコモンモード
電圧の影響を受けない。つまり、ＲＩＦ周期がコモンモ
ード電圧の影響を受けない。これは、静電容ｆａ　Ｃ＋
側についても同じである。また、カウンタＣＴ、の出力
Ｑｎがハイレベル（Ｈ）の場合についても同様な関係と
なる。

従って、電源電圧Ｖｚをこれ笠の発振周期で平均したフ
ィルタ回路ＦＣ，の出力電圧もコモンモード電圧の影響
を受けず、誤差を生じない。

なお、第１図における抵抗ＲとＲ９はインバ−タＧ、が
ＣＭＯ５形の電界効果トランジスタで構成されている場
合にはこの１対の電界効果トランジスタの一方が必ずオ
フになるので、その電源端に流れる電流をバイパスさせ
るためのものである。

この場合の電流のバイパスは第２図に示す抵抗Ｒ′ｃ、
　Ｒ，；の如く構成しても良い。

第３図は第１図における初段増幅器をコンパレータで構
成した場合を示す。

第１図に示すインバータＧ１の代りにコンパレータＱ２
で構成する。移動電極１２はコンパレータＱ２の（＋）
入力端に接続されている。電源電圧＋ＶＺは共通電位点
ＣＯＭとの間で抵抗ＲＡ、　Ｒ，、昨。

Ｒ゛８　で分圧され、抵抗Ｒλ　と喝　との接続点と接
地点Ｇとの間には静電容ｉｃ′Ａ　が、抵抗Ｐ′６　　
とＲ２との接続点と接地点Ｇとの間には静電容量Ｃ′わ
　がそれぞれ接続されており、抵抗−２昨の接続点がコ
ンパレータＱ２の（−）入力端に接続されている。

この場合に、分布界ＦＪＣｓが小さく、Ｃｓ＜ＣＡ　十
Ｃ’ｓ　　＋　Ｃｃの関係にあるときはＣＡ　またはＣ
′５　　のいずれか１つを用いれば良い。

第４１図は第７図に示す従来の変位変換回路に対して本
発明を適用した場合の一実施例を示す。この場合も第１
図に示す場合と同様にコモンモード電圧の影響を受けな
いことは改めて解析しなくても容易にわかることである
。

〈発明の効果〉 以上、実施例と共に具体的に説明したように本発明によ
れば、変位変換回路のセンサボディと回路の共通電位点
を分離してもコモンモード電圧の影響を受けず、したが
って容量にセンサの小形化が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるインバータの負荷の接続を変更した構成
を示す回路図、第３図は第１図におけるインバータをコ
ンパレータに変更した構成を示す回路図、第４図は本発
明の他の実施例を示すブロック図、第５図は従来の変位
変換装置の構成を示すブロック図、第６図は第５図に示
す各部の波形を示す波形図、第７図は従来の他の変位変
換装置の構成を示すブロック図、第８図は第７図におけ
る各部の波形を示す波形図、第９図は第７図における各
発振状態における接続を示す等価回路図、第１０図は第
５図に示す従来の変位変換装置の問題点を説明するため
の説明図、第１１図は第１０図におけるインバータの入
力端の波形を示す波形図、第１２図は第１Ｏ図における
発振状態を説明する等価回路図である。 Ｇ１・・・インバータ、Ｇ、、　Ｇ、、　Ｇ４・・・ナ
ントゲート、ＣＴ、・・・カウンタ、Ｃ，、Ｃ，・・・
静電容量、Ｃｓ、　Ｃｃ・・・分布容量、ＣＣ１・・・
定値電流制限回路、Ｖｚ・・・電源電圧、Ｑ、・・・積
分器、Ｑ、・・・コンパレータ、Ｇ・・・接地点、ＣＯ
Ｍ・・・共通電位点。 宕２図 第３図 第６図 く　　　　　）Ｏ ’−−−＠　Ｉ−−−レ ＣＯＭ　　ＣＯｒ’１ ｑ図 ｎ ＣＯ間ＣＯＭ　ＣＯＦＪＩ

Claims (1)

【特許請求の範囲】
1. 検出すべき変位に応じて変化する１対の静電容量から成
   るセンサと、所定の付勢電圧により付勢されこの１対の
   静電容量を電気的に結合する結合点の電位を検出する増
   幅手段と、この増幅手段の出力端からその入力端に反転
   電流を供給する負帰還手段と、前記増幅手段の入力と同
   相で前記の１対の静電容量の各他端を駆動する駆動手段
   と、前記付勢電圧と前記センサのボディとの間に直列に
   接続された第１抵抗と第１静電容量より成る第１直列回
   路と、前記増幅手段の共通電位点と前記センサのボディ
   との間に直列に接続され前記付勢電圧に関連する電流が
   流される第２抵抗と第２静電容量より成る第２直列回路
   と、前記第１抵抗と第１静電容量とを接続する第１接続
   点と前記第２抵抗と第２静電容量とを接続する第２接続
   点の各電位に関連する電圧で前記増幅手段の入力のスレ
   ッシュホールド電圧を決める接続手段とを具備し、前記
   第１直列回路と第２直列回路の各時定数を等しく選定し
   て成る変位変換装置。