JPH0439895B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、差圧あるいは圧力などによる変位を
静電容量を介して電気信号に変換する変位変換装
置に係り、特にコモンモードの影響を小さくして
その性能を向上させた変位変換装置に関する。

＜従来の技術＞ 第５図に特願昭60−92889号（発明の名称：容
量式変位変換装置）で提案されている変位変換装
置の構成を示す。

静電容量C₁とC₂の接続点はインバータG₁の入
力端に接続され、その出力端と入力端との間には
定値電流制限回路CC₁が負帰還接続されている。
インバータG₁の出力端はｎビツトのカウンタ
CT₁の入力端CLに接続され、その出力端Q_oはナ
ンドゲートG₂を介して静電容量C₁の第１電極を
形成する固定電極１０に接続され、同時にインバ
ータG₃、ナンドゲートG₄を介して静電容量C₂の
第２電極を形成する固定電極１１に接続されてい
る。更に、ナンドゲートG₂，G₄の入力の他端は
インバータG₁の出力端と接続されている。

この様な構成によりナンドゲートG₂と静電容
量C₁とでインバータG₁への第１の正帰還ループ、
ナンドゲートG₄と静電容量C₂とでインバータG₁
への第２の正帰還レープを形成し、これ等のルー
プをカウンタCT₁の出力によりナンドゲートG₂，
G₄を介して交互に切替えて発振を継続させてい
る。カウンタCT₁の出力はフイルタ回路FC₁によ
り平滑する。

いま、第６図Ａに示す様にナンドゲートG₂の
出力Ａをハイレベル“Ｈ”とし、ここに電圧＋
V_Zが生じているときは、その立上りにより静電
容量C₁と分布容量C_Sと静電容量C₂との合成容量
C_tが直列に充電され、インバータG₁の入力端は
急激に一定電圧に達し第６図Ｂの通り、ほぼ垂直
に立上る。従つて、インバータG₁のスレシユホ
ールドレベルV_THを基準とした分布容量C_Sの端子
電圧の変化e₁は次式で示される。

e₁＝C₁／C₁＋C_tV_Z (1) このときインバータG₁の出力Ｃはロールレベ
ル“Ｌ”になつているが、インバータG₁の入出
力端間に定値電流制限回路CC₁が接続されている
ので、分布容量C_Sおよび静電容量C₂の充電電荷
は定値電流制限回路CC₁およびインバータG₁の出
力インピーダンスを介して直ちに放電を開始す
る。しかし、この放電による放電電流ｉは定値電
流制限回路CC₁により一定の電流値に規制される
ので、第６図Ｂに示す様にインバータG₁の入力
端の電圧は直線的に低下する。スレツシユホール
ドレベルV_THまで減少するに必要とされる放電時
間t₁は次式から得られる。

it₁＝e₁（C₁＋C_t） (2) (1)、(2)式から t₁＝C₁V_Z／ｉ (3) となる。

インバータG₁のスレツシユホールドレベルV_TH
に電圧が低下すると、インバータG₁の出力Ｃは
反転し、“Ｈ”レベルとなる（第６図Ｃ）結果、
ナンドゲートG₂の出力Ａは“Ｌ”レベルとなり、
インバータG₁の入力端の電圧は(1)式と同値で逆
極性の値e′₁となる、この後、定値電流制限回路
CC₁により逆極性の放電が直線的に行なわれる。
この結果、インバータG₁のスレツシユホールド
レベルV_THに達するとインバータG₁の出力Ｃは第
６図Ｃに示すように反転する。この逆極性の放電
も一定値の電流ｉで行なわれるので、放電時間
t′₁もt₁と等しくなり t₁＝t′₁ (4) となる。

これ等の関係は、カウンタCT₁による所定値の
カウントの後、カウンタCT₁の出力により静電容
量C₂側に切替えられても同様であるので、次式
が成立する。

t₂＝C₂V_Z／ｉ (5) 従つて、カウンタCT₁の出力Q_oから得られる
パルス信号の“Ｈ”期間は静電容量C₁に、“Ｌ”
期間は静電容量C₂に対応したものとなり、これ
をフイルタ回路FC₁で平均化すれば、パルス信号
のデユテイ化に関連したC₁／（C₁＋C₂）の演算
結果となる。この演算結果は、移動電極１２の変
位つまり差圧（P_H−P_L）に比例した値を与える。
しかも分布容量C_Sは除去されている。

第７図は第５図と同じく特願昭60−92889号
（発明の名称：容量式変位変換装置）に提案され
ている他の種類の変位変換装置の構成を示す。

移動電極１２はインバータG₅の入力端に接続
されており、その出力端はインバータG₆の入力
端に接続されこれ等でバツフアゲートを構成して
いる。インバータG₆の出力端はインバータG₇と
抵抗R_oを介してインバータG₅の入力端に負帰還
接続されている。

インバータG₇の出力端はｎビツトのカウンタ
CT₁の入力端C_Lに接続され、その出力端Q_oはア
ンドゲートG₈およびナンドゲートG₉の入力の一
端に接続されている。更に出力端Q_oは端子T_Oに
も接続されている。アンドゲートG₈およびナン
ドゲートG₉の入力の他端はインバータG₆の出力
端と接続されている。

更に、カウンタCT₁の出力端Q_oはインバータ
G₁₀を介してアンドゲートG₁₁およびナンドゲー
トG₁₂の入力の一端に接続されている。インバー
タG₁₀の出力端からは端子T_O′が引き出されてい
る。アンドゲートG₁₁およびナンドゲートG₁₂の
入力の他端はインバータG₆の出力端と接続され
ている。

カウンタCT₁の出力端Q_oはまた積分器Q₁の入
力端に接続され、積分器Q₁は演算増幅器の反転
入力端（−）とカウンタCT₁の出力端Q_oとの間
に接続された抵抗R₁、演算増幅器の反転入力端
（−）とその出力端との間に接続されたコンデン
サCiを有し、演算増幅器の非反転入力端（＋）の
電源電圧V_Zの1/2の電位である1/2電位点（中間
電位点）へ接続した構成である。

スイツチSW₁，SW₂は直列接続されその接続点
が固定電極１７に接続されている。スイツチSW₁
の他端は積分器Q₁の出力端と、スイツチSW₂の
他端は共通電位点COMとそれぞれ接続され、ア
ンドゲートG₈およびナンドゲートG₉の出力によ
りスイツチSW₁，SW₂がそれぞれ制御され開閉さ
れる。

また、スイツチSW₃，SW₄は直列接続され、そ
の接続点が固定電極１８に接続されている。スイ
ツチSW₃の他端には電源電圧V_Zが印加され、ス
イツチSW₄の他端は積分器Q₁の出力端と接続さ
れ、アンドゲートG₁₁およびナンドゲートG₁₂の
出力によりスイツチSW₃，SW₄がそれぞれ制御さ
れ開閉される。

次に、以上の如く構成された第７図に示す回路
の動作について説明する。

カウンタCT₁の出力が第８図ｂの期間T₁cで示
すハイレベル“Ｈ”でインバータG₆の出力がロ
ーレベル“Ｌ”にあるときは、アンドゲートG₈
の出力（第８図ａ）は“Ｌ”状態で第９図ａで示
す回路接続になつておりインバータG₅の入力端
の電圧e_iは第８図ｆのA₁で示す状態にあり、イン
バータG₇と抵抗R_oを介して静電容量C₁，C₂と分
布容量C_Sが充電され徐々に電位が上昇する。イン
バータG₇のスレシホールドレベルV_THに電圧e_iが
達すると、インバータG₆の出力が反転し第９図
ｂで示す回路接続になりインバータG₅の入力端
の電圧e_iは第１０図ｆのA₂で示す状態になる。

尚、これ等の状態では、インバータG₁₀の出力
はカウンタCT₁の出力を反転した第８図ｅの状態
にあり、このためアンドゲートG₁₁の出力（第８
図ｃ）もナンドゲートG₁₂の出力（第８図ｄ）も
変化せず、静電容量C₁側のみが切替えらえる。

インバータG₅の入力端の電圧e_iが第８図ｆの
A₁の状態でスレシホールドレベルV_THに達したと
きの各容量の全電荷量（第９図ａ）とA₂の状態
に移行した直後の全電荷量（第９図ｂ）とを等し
く置くことにより反転直後の電圧V₁ ⁽⁺⁾は V₁ ⁽⁺⁾＝V_TH＋C₁／C₁＋C₂＋C_SV_O なる。状態A₁からA₂に切替つた後の過渡状態は
第９図ｂの回路接続となるが、初期値を上記の
V₁ ⁺としスレシホールドレベルV_THに電圧e_iが低下
するまでの放電時間t_1Aを算出すると、 t_1A＝R_o（C₁＋C₂＋C_S）lm（１＋C₁／C₁＋C₂＋C_S・V_O
／V_TH）(6) となる。

放電時間t_1Aの経過後インバータG₆の出力が反
転して第８図ｆのA₃で示す第９図ａの回路接続
になつた直後のインバータG₅の入力端の電圧
V₁ ⁽¹⁾は、V₁ ⁽⁺⁾の場合と同様にして求めると V₁ ^(-)＝V_TH−C₁／C₁＋C₂＋C_SV_O となる。状態A₂からA₃に切替つた後の過渡状態
は第９図ａの回路接続となるが、初期値を上記の
V₁ ^(-)としてスレシホールドレベルV_THに電圧e_iが
低下するまでの充電時間t_1Bを算出すると、 t_1B＝R_o（C₁＋C₂＋C_S）ln（１＋C₁／C₁＋C₂＋C_S・V_O
／V_Z−V_TH）(7) を得る。

次に、カウンタCT₁の出力が第８図ｂの期間
T₂ｃで示すローレベル“Ｌ”てインバータG₆の
出力がローレベル“Ｌ”にあるときは、第９図ｃ
で示す回路接続になつておりインバータG₅に入
力端の電圧e_iは第８図ｆのA₄で示す状態にあり、
インバータG₇と抵抗R_oを介して静電容量C₁，C₂
と分布容量C_Sが充電され徐々に電位が上昇する。
インバータG₇のスレシホールドレベルV_THに電圧
e_iが達すると、インバータG₆の出力が反転し、第
９図ｄで示す回路接続になり電圧e_iは第８図ｆの
A₅で示す状態になる。状態A₅の放電時間t_2Aのあ
いだ放電を続け、スレシホールドレベルV_THに達
するとインバータG₆の出力が反転して第８図ｆ
の状態A₆の充電時間t_2Bのあいだ各容量を充電す
る。

期間T₁cの状態では静電容量C₂の固定電極１１
が可変電圧V_Oに落されていたのに対し、期間T₂c
の状態では静電容量C₁の固定電極１０が共通電
位点COMに落されている点が異なる。

状態A₄からA₅に反転した直後の電圧V₂ ⁽⁺⁾は期
間T₁cの場合と同様にして、 V₂ ⁽⁺⁾＝V_TH＋C₂／C₁＋C₂＋C_S（V_Z−V_O） となる。状態A₅での放電時間t_2Aは上記の初期値
を用いて(6)式を導いたと同様にして t_2A＝R_o（C₁＋C₂＋C_S）ln（１＋C₂／C₁＋C₂＋C_S・V_Z
−V_O／V_TH）(8) となる。

状態A₅からA₆に反転した直後の電圧V₂ ^(-)は期
間T₁cの場合と同様にして V₂ ^(-)＝V_TH−C₂／C₁＋C₂＋C_S（V_Z−V_O） となる。状態A₆での放電時間t_2Bはこの初期値を
用いて(7)式を導いたと同様にして t_2B＝R_o（C₁＋C₂＋C_S）ln（１＋C₂／C₁＋C₂＋C_S・V_Z
−V_O／V_Z−V_TH）(9) となる。

ところで、積分器Q₁はカウンタCT₁の出力
（第８図ｂ）の期間T₁cとT₂cが等しくなる様に可
変電圧V_Oを調節する。これは、次の平衡条件を
満たす。

t_1A＋t_1B＝t_2A＋t_2B (10) この式に(6)〜(9)式を代入してV_Oを求めると、 V_O＝C₂／C₁＋C₂V_Z （11） となる。ここで、静電容量C₁，C₂はCoを差圧ΔP
がゼロのときの静電容量とすると、ｋを定数とし
て次式で示される。

C₁＝C_O１／１−kΔP （12） C₂＝C_O１／１＋kΔP （13） これ等の式を（11）式に代入すると、 V_O＝１／２（１−kΔP）V_Z ……（14） となり、可変電圧V_Oは差圧ΔPに比例する。

この式には分布容量C_Sは含まれておらず、(10)式
の関係を満す計算において消去され、分布容量C_S
の影響を受けない結果となつている。

＜発明が解決しようとする問題点＞ しかしながら、これ等の従来の変位変換装置で
は静電容量C₁とC₂で構成されるセンサのボデイ
と回路を共通電位点COMとが同電位であるので
問題はないが、２線式の変位変換装置の如くセン
サのボデイと共通電位点COMとが分離され、こ
れ等の間にコモンモード雑音が加わりこれが変動
すると誤差になり性能を低下させる。特にセンサ
が小形になりセンサの電極とボデイの間の分布容
量C_Sが増大すると性能低下がいちじるしく大きく
なるという問題がある。

第１０図は以上の問題点を説明するための説明
図である。第５図に示す回路のセンサボデイ（接
地点Ｇと同電位）と回路の共通電位点COMとを
分離して示したのが第１０図に示す回路構成であ
る。

分布容量C_Sはセンサのボデイと移動電極１２と
の間に形成され、移動電極１２と共通電位点
COMとの間には分布容量C_Cが形成されているも
のとしてある。更に接地点Ｇ（センサボデイ）と
共通電位点COMとの間にコモンモード電圧V_Nが
生じているものとし、第１１図と第１２図とを用
いて以下の説明をする。第１１図はインバータ
G₁の入力端の波形を示す波形図であり、第１２
図は第１１図における各期間に対応する等価回路
を示す等価回路図である。第１１図における期間
t_1Lに対応するインバータG₁の入力側における等
価回路は第１２図ａに等しく、第１１図における
期間t_1Lに対応するインバータG₁の入力側におけ
る等価回路は第１２図ｂに等しい。

先ず、コモンモード電圧V_Nが一定してカウン
タCT₁の出力Q_oがローレベル（Ｌ）の場合に期
間t₁（t′₁）に与える影響について説明する。

インバータG₁の入力端の電圧をV₁とすれば、
第１１図における時点P₁での電圧は V₁＝V_(-) であり、P₂（＝P₁＋Δt）の時点での電圧は V₂＝V_(-)＋ΔV₁ となる。ただし、時点P₁における電圧とP₂にお
ける電圧V₁との差電圧がΔV₁である。ここで、
時点P₁とP₂での電荷からΔt間のインバータG₁の
入力端における電荷変動を計算する。時点P₁で
の電荷をQ_P1、時点での電荷をQ_P2とすれば、 Q_P1＝（C₁＋C₂＋C_C＋C_S）V_(-) ＋C_SV_N−C₁V_Z （15） Q_P2＝（C₁＋C₂＋C_C＋C_S）（V_(-) ＋ΔV）＋C_SV_N−C₁V_Z （16） となる。Δt間の電荷変動をΔQとすれば、 ΔQ＝Q_P2−Q_P1 ＝（C₁＋C₂＋C_C＋C_S）ΔV （17） ΔQ＝ｉ・Δt （18） となる。（17）、（18）式から ΔV＝Δt／C₁＋C₂＋C_C＋C_S・ｉ （19） となる。従つて、 V₁＋V_(-)＋ΔV＝V_TH−C₂／C₁＋C₂＋C_C＋C_SV_Z ＋Δt／C₁＋C₂＋C_Sｉ＝V_TH−C₂V_Z−Δti／C₁＋C₂＋
C_CC_S （20） となる。式（20）よりV₁がV_THに達する時間t′_1L
は、 Δt＝t′₁でV₁＝V_THとおいて （21） t′_1L＝C₂／ｉV_Z （22） を得る。従つて、コモンモード電圧V_Nが一定の
場合には期間t′_1Lは（22）式で示すごとくV_N，C_S
およびC_Cの影響を受けない。期間t′_1Lのときも同
じである。

次に、コモンモード電圧V_Nが変動しカウンタ
CT₁の出力Q_oがローレベル（Ｌ）の場合に期間
t′_1L（t′_1L）に与える影響について説明する。

時点P₂においてコモンモード電圧（V_N＋
ΔV_N1）に変化したものとすると、（17）式を導い
たときと同様にして、電荷変動量ΔQ′は ΔQ′＝Q_P2−Q_P1 ＝（C₁＋C₂＋C_C＋C_S）（V_(-)＋ΔV′） ＋C_S（V_N＋ΔV_N1）−C₁V_Z −（C₁＋C₂＋C_C＋C_S）V_(-)C_SV_N＋C₁V_Z ＝（C₁＋C₂＋C_C＋C_S）ΔV′＋C_SΔV_N1（23） となる。（18）式と（23）式から、電位変動
ΔV′は ΔV′＝Δti−C_SΔV_N1／C₁＋C₂＋C_C＋C_S （24） となり、結局、 V₁′＝V_(-)＋ΔV′＝V_TH−C₂V_Z−Δti＋C_S ΔV_N1／C₁
＋C₂＋C_C＋C_S（25） を得る。式（25）よりV₁′がV_THに達する時間t′_1L
（ΔN）は t′_1L（ΔN） ＝１／ｉ（C₂V_Z＋C_SΔV_N1） （26） となり、コモンモード電圧の変化ΔV_N1、分布容
量C_Sの影響を受ける。

以上のような計算を期間t_1L（ΔN）のとき、カ
ウンタCT₁の出力Q_oがハイレベル（Ｈ）の場合
の期間t′_1H（ΔN）、期間t_1H（ΔN）について実行す
ると、 t_1L（ΔN） ＝１／ｉ（C₂V_Z−C_SΔV_N2） （27） t′_1H（ΔN） ＝１／ｉ（C₁V_Z＋C_SΔV_N3） （28） t_1H（ΔN） ＝１／ｉ（C₁V_Z−C_SΔV_N4） （29） となる。フイルタ回路FC₁の出力電圧V_Oは V_O＝t′_1L（ΔN）＋t_1L（ΔN）／t′_1L（ΔN）＋t_1L（
ΔN）＋t′_1H（ΔN）＋t_1H（ΔN）V_Z−V_Z／２ ＝１／２×１／ｉ｛２（C₂−C₁）V_Z＋C_S（ΔV_N1−ΔV
_N2−ΔV_N3＋ΔV_N4）｝／１／ｉ｛２（C₂＋C₁）V_Z＋C_S（
ΔV_N1−ΔV_N2＋ΔV_N3−ΔV_N4）｝×V_Z ＝１／２×（C₂−C₁）V_Z＋１／２C_S（ΔV_N1−ΔV_N2−
ΔV_N3＋ΔV_N4）／（C₂＋C₁）V_Z＋１／２C_S（ΔV_N1−ΔV
_N2−ΔV_N3＋ΔV_N4）V_Z（30） となる。式（30）の結果からコモンモード電圧の
変化ΔV₁〜ΔV₄の大小関係で出力電圧V_Oへ与え
る影響が異なり、誤差が変化するという問題があ
る。

以上は、第５図に示す変位変換装置についての
問題点について解析したものであるが、これは第
７図に示す変位変換装置についても同じである。

＜問題点を解決するための手段＞ この発明は、以上の問題点を解決するため、検
出すべき変位に応じて変化する１対の静電容量か
ら成るセンサと、所定の付勢電圧により付勢され
この１対の静電容量を電気的に結合する結合点の
電位を検出する増幅手段と、この増幅手段の出力
端からその入力端に反転電流を供給する負帰還手
段と、増幅手段の入力と同相で１対の静電容量の
各他端を駆動する駆動手段と、付勢電圧とセンサ
のボデイとの間に直列に接続された第１抵抗と第
１静電容量より成る第１直列回路と、増幅手段の
共通電位点とセンサのボデイとの間に直列に接続
され付勢電圧に間連する電流が流される第２抵抗
と第２静電容量より成る第２直列回路と、第１抵
抗と第１静電容量とを接続する第１接続点と第２
抵抗と第２静電容量とを接続する第２接続点の各
電位に関連する電圧で増幅手段の入力スレツシユ
ホールド電圧を決める接続手段とを具備し、第１
直列回路と第２直列回路の各時定数を等しく選定
するようにしたものである。

＜実施例＞ 以下、本発明の実施例について図面に基づき説
明する。第１図は本発明の一実施例を示すブロツ
ク図である。尚、従来技術と同一の機能を有する
部分には同一の符号を付し適宜にその説明を省略
する。

インバータG₁の正の付勢電源端には電源電圧
＋V_Zが抵抗R_Aを介して印加され、負の付勢電源
端は抵抗R_Bを介して共通電位点COMに接続され
ている。また、抵抗R_Aと正の付勢電源端との接
続点と接地点Ｇ（センサボデイ）との間には静電
容量C_Aが、抵抗R_Bと負の付勢電源端との接続点
と接地点Ｇとの間には静電容量C_Bがそれぞれ接
続されている。更に、電源電圧＋V_Zの電源端は
抵抗R_CとR_Dの直列回路を介して共通電位点COM
に接続され、抵抗R_CとR_Dの接続点はインバータ
G₁の出力端と接続されている。

コモンモード電圧V_Nが変化すると分布容量C_S
を介してインバータG₁の入力端のスレツシユホ
ールド電圧V_THの値が変化するが、同時に第１図
に示す構成により抵抗R_Aと静電容量C_Aとの直列
回路および抵抗R_Bと静電容量C_Bとの直列回路に
流れる電流が変化し、これによりインバータの付
勢電源端の電圧を変化させ、相対的にコモンモー
ド電圧V_Nの変化に対応して相対的に発振期間の
変動幅が一定になり誤差が防止される。

次に、以上の点につき数式を用いて詳細に説明
する。

先ず、カウンタCT₁の出力Q_oがローレベル
（Ｌ）の場合について説明する。第１１図に示す
場合と同様にして時点P₁でコモンモード電圧が
V_Nであり、時点P₂でV_N＋ΔV_Nに変化しているも
のとすると、時点P₁とP₂での静電容量C_A，C_Bの
両端の電圧変化ΔV_CA，ΔV_CBは次のようになる。

ΔV_CA＝｛V_A（P₂）＋V_N＋ΔV_N｝−｛V_A（P₁）＋V_N｝＝V
_A（P₂）−V_A（P₁）＋ΔV_N（31） ΔV_CB＝V_B（P₂）−V_B（P₁）＋ΔV_N （32） ここで、V_A，V_BはインバータG₁の正電源端と
負電源端の各電圧である。また、V_A，V_Bの変化
は次式のようになる。

V_A（P₂）−V_A（P₁）＝−R_Ai_CA （33） V_B（P₂）−V_B（P₁）＝−R_Bi_CB （34） ただし、i_CA，i_CBは静電容量C_A，C_Bに各々流れ
る電流の変化分である。

式（31）と（33）から、 ΔV_CA＝ΔV_N−R_Ai_CA （35） 式（32）と（34）から ΔV_CB＝ΔV_N−R_Bi_CB （36） ここで、式（35）、（36）の電圧変化を利用して
i_CA，i_CBを求めると、 i_CA＝ΔV_CA／ΔtC_A＝C_A／Δt（ΔV_N−R_Ai_CA） となり、これから i_CA＝C_A・ΔV_N／Δt＋R_AC_A （37） となる。同様にして、 i_CB＝C_B・ΔV_N／Δt＋R_BC_B （38） を得る。ここで、インバータG₁のスレツシユホ
ールド電圧を電源電圧の1/2として求めると、 V_TH（P₁）＝１／２｛V_Z−R_Ai_G＋R_Bi_C｝ （39） V_TH（P₂）＝１／２｛V_Z−R_A（i_CA＋i_G） ＋R_B（i_G−iCB）｝ （40） ただし、インバータG₁の電源端子に流れる電
流変化をi_Gとしてある。式（39）、（40）から、 V_TH（P₁）−V_TH（P₂） ＝１／２（R_Ai_CA＋R_Bi_CB） （41） を得る。一方、（25）式を参照して、 V′₁＝V_TH（P₁）−C₂V_Z−Δti＋C_SΔV_N／C₁＋C₂＋C_C＋C
_S（42） となる。そこで、（42）式のV′₁がV_TH（P₂）に達
したときは、式（37）、（38）、（41）、（42）より １／２｛R_AC_AΔV_N／Δt＋R_AC_A＋R_BC_BΔV_N／Δt＋R_BC_B｝ ＝C₂V_Z−Δti＋C_SΔV_N／C₁＋C₂＋C_C＋C_S（43） を得る。ここで、 R_AC_A＝R_BC_B＝R₀C₀ （44） とおき、R₀C₀を R₀C₀＝C_S／C₁＋C₂＋C_C・C₂／ｉV_Z （45） に選定し、これを（43）式に代入すれば、 Δt＝C₂／ｉV_Z （46） となり、時点P₁とP₂間の時間差Δtはコモンモー
ド電圧の影響を受けない。つまり、発振周期がコ
モンモード電圧の影響を受けない。これは、静電
容量C₁側についても同じである。また、カウン
タCT₁の出力Q_oがハイレベル（Ｈ）の場合につ
いても同様な関係となる。

従つて、電源電圧V_Zをこれ等の発振周期で平
均したフイルタ回路FC₁の出力電圧もコモンモー
ド電圧の影響を受けず、誤差を生じない。

なお、第１図における抵抗R_CとR_Dはインバー
タG₁がCMOS形の電界効果トランジスタで構成
されている場合にはこの１対の電界効果トランジ
スタの一方が必ずオフになるので、その電源端に
流れる電流をバイパスさせるためのものである。
この場合の電流のバイパスは第２図に示す抵抗
R′_C，R′_Dの如く構成しても良い。

第３図は第１図における初段増幅器をコンパレ
ータで構成した場合を示す。

第１図に示すインバータG₁の代りにコンパレ
ータQ₂で構成する。移動電極１２はコンパレー
タQ₂の（＋）入力端に接続されている。電源電
圧＋V_Zは共通電位点COMとの間で抵抗R′_A，R_E，
R_F，R′_Bで分圧され、抵抗R′_AとR_Eとの接続点と
接地点Ｇとの間には静電容量C′_Aが、抵抗R′_BとR_F
との接続点と接地点Ｇとの間には静電容量C′_Bが
それぞれ接続されており、抵抗R_E，R_Fの接続点
がコンパレータQ₂の（−）入力端に接続されて
いる。

この場合に、分布容量C_Sが小さく、C_S＜C′_A＋
C′_B＋C_Cの関係にあるときはC′_AまたはC′_Bのいず
れか１つを用いれば良い。

第４図は第７図に示す従来の変位変換回路に対
して本発明を適用した場合の一実施例を示す。こ
の場合も第１図に示す場合と同様にコモンモード
電圧の影響を受けないことは改めて解析しなくて
も容易にわかることである。

＜発明の効果＞ 以上、実施例と共に具体的に説明したように本
発明によれば、変位変換回路のセンサボデイと回
路の共通電位点を分離してもコモンモード電圧の
影響を受けず、したがつて容量にセンサの小形化
が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は第１図におけるインバータの負荷の接続
を変更した構成を示す回路図、第３図は第１図に
おけるインバータをコンパレータに変更した構成
を示す回路図、第４図は本発明の他の実施例を示
すブロツク図、第５図は従来の変位変換装置の構
成を示すブロツク図、第６図は第５図に示す各部
の波形を示す波形図、第７図は従来の他の変位変
換装置の構成を示すブロツク図、第８図は第７図
における各部の波形を示す波形図、第９図は第７
図における各発振状態における接続を示す等価回
路図、第１０図は第５図に示す従来の変位変換装
置の問題点を説明するための説明図、第１１図は
第１０図におけるインバータの入力端の波形を示
す波形図、第１２図は第１０図における発振状態
を説明する等価回路図である。 G₁……インバータ、G₂，G₃，G₄……ナンドゲ
ート、CT₁……カウンタ、C₁，C₂……静電容量、
C_S，C_C……分布容量、CC₁……定値電流制限回
路、V_Z……電源電圧、Q₁……積分器、Q₂……コ
ンパレータ、Ｇ……接地点、COM……共通電位
点。

Claims (1)

【特許請求の範囲】
1. １ 検出すべき変位に応じて変化する１対の静電
   容量から成るセンサと、所定の付勢電圧により付
   勢されこの１対の静電容量を電気的に結合する結
   合点の電位を検出する増幅手段と、この増幅手段
   の出力端からその入力端に反転電流を供給する負
   帰還手段と、前記増幅手段の入力と同相で前記の
   １対の静電容量の各他端を駆動する駆動手段と、
   前記付勢電圧と前記センサのボデイとの間に直列
   に接続された第１抵抗と第１静電容量より成る第
   １直列回路と、前記増幅手段の共通電位点と前記
   センサのボデイとの間に直列に接続され前記付勢
   電圧に関連する電流が流される第２抵抗と第２静
   電容量より成る第２直列回路と、前記第１抵抗と
   第１静電容量とを接続する第１接続点と前記第２
   抵抗と第２静電容量とを接続する第２接続点の各
   電位に関連する電圧で前記増幅手段の入力のスレ
   ツシユホールド電圧を決める接続手段とを具備
   し、前記第１直列回路と第２直列回路の各時定数
   を等しく選定して成る変位変換装置。