JPS63100818A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63100818A
JPS63100818A JP61246650A JP24665086A JPS63100818A JP S63100818 A JPS63100818 A JP S63100818A JP 61246650 A JP61246650 A JP 61246650A JP 24665086 A JP24665086 A JP 24665086A JP S63100818 A JPS63100818 A JP S63100818A
Authority
JP
Japan
Prior art keywords
transistor
trs
capability
diffusion layer
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61246650A
Other languages
English (en)
Inventor
Kazuhiko Abe
和彦 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61246650A priority Critical patent/JPS63100818A/ja
Publication of JPS63100818A publication Critical patent/JPS63100818A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチング回路において、トランジスタ能力
補正のためのトランジスタ回路を有する半導体装置に関
する。
〔従来の技術〕
従来、この種のトランジスタ能力補正は、フォトマスク
数種用意することにより、別々のチップ上に能力の異な
るトランジスタをパターン形成していた。
〔発明が解決しようとする問題点〕
上述した従来のトランジスタ能力の補正は、フォトマス
クの切換えによって最適なトランジスタ能力を決定して
いるので、計画に必要なだけのフォトマスクを準備する
必要があった。
上述した従来のフォトマスクを用いたトランジスタ能力
の補正に対し、本発明は複数個の補正用トランジスタと
ヒユーズ回路を組合せることによシ、切換えがパターン
形成後に容易に可能となり。
しかも補正用のトランジスタの組合せにより、トランジ
スタ能力を広い範囲での補正が可能となる。
〔問題点を解決するための手段〕
本発明は、スイ・ソチング回路を有する半導体装置にお
いて、上記スイッチング回路にトランジスタ能力補正用
トランジスタと切換用のヒユーズ回路を有し、その組合
せによ、９）ランジスタ能力の補正を可能にしたことを
特徴としている。
〔突施汐ｌＪ　） 次に、本発明について図面を参照にして説明する。第１
図は本発明の一実施例の平面図で、第２図はその回路図
である。２は、Ｐへ１（ＪＳ　（トランジスタ（Ｔｒ）
ＯＰ１〜（ＪＰ４のソースあるいはドレインは極となる
Ｐ＋拡散層領域で、５はＯＰｌ　。
１３はＱ　Ｐ　＊　＊　ｌ　４はＱＰｘ、１５はＱ　Ｐ
　ａのゲート電極である。一方７はＮＭ（ＪＳ　Ｔ、　
　ＱＮ１〜Ｑ４のソースあるいはドレイン’！ｆｆｌと
なるＮ＋拡散層領域である。１８はＱＮ　、　１７はＱ
Ｎｚｔ１６はＱＮ　ｓ　ｅ１９はＱＮ４のゲート−他で
ある。また、１３〜１５．１６〜１８のゲートはトラン
ジスタ能力補正用のゲートである。また９〜１２はそれ
に連なったヒユーズ回路Ｆ１〜Ｆ・である。また１が電
源配線、８がＧＮＤ配線であり、４が入力電極。
６が出力′？Ｌ極でめる。Ｆ１〜Ｆ６のヒユーズを切る
ことにより、それに対するトランジスタが動作する。こ
れにより、必要なトランジスタ能力を得ることができる
。
〔実施例２〕 第３図は本発明の実施例２０回路図である。本実施例で
は、補正用のトランジスタを並列に配置しており、同様
な効果を得ることができる。
〔発明の効果〕
以上説明したよりに本発明は複数個のトランジスタとヒ
ユーズ回路を用いることにより、スイッチング回路にお
けるトランジスタ能力の補正をパターン形成後に簡単に
行うことができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す平面図、第２図は第１
図の回路図、第３図は第２の実施例を示す回路図である
。 １・・・・・・ｖｃｃｔ極、２・・・・・・Ｐ＋拡散層
、３・・・・・・コンタクト、４・・・・・・入力電極
、５．１３〜１９・・・・・・ゲート電極、６・・・・
・・出力電極、７・・・・・・Ｎ＋拡散層、８・・・・
・・ＧＮＤ配線、９〜１２・・・・・・、ヒユーズ回路
、ＩＮ・・・・・・入力端、ＯＵＴ・・・・・・出力端
、Ｑ　Ｎ　ｔ〜ＱＮ４・・・・・・ＮチャネルＭＯ８）
ランジスタ、ＯＦ、〜ＵＰ。 ・・・・・・ＮチャネルＭＯ８）ランジスタ、ｏＰ１〜
ＵＰ。 ・・・、・・ＰチャネルＭＯ８）ランジスタ、Ｆ１〜Ｆ
ｓ・・・・・・ヒユーズ回路、■ｃｃ・・・・・・電源
。 ｘｆ図

Claims (1)

    【特許請求の範囲】
  1. スイッチング回路を有する半導体装置において、上記ス
    イッチング回路にトランジスタ能力補正のためのトラン
    ジスタ回路を有し、かつ上記トランジスタ回路の組合せ
    によりトランジスタ能力補正を可能にした半導体装置。
JP61246650A 1986-10-17 1986-10-17 半導体装置 Pending JPS63100818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61246650A JPS63100818A (ja) 1986-10-17 1986-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61246650A JPS63100818A (ja) 1986-10-17 1986-10-17 半導体装置

Publications (1)

Publication Number Publication Date
JPS63100818A true JPS63100818A (ja) 1988-05-02

Family

ID=17151571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61246650A Pending JPS63100818A (ja) 1986-10-17 1986-10-17 半導体装置

Country Status (1)

Country Link
JP (1) JPS63100818A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710533A (en) * 1980-06-23 1982-01-20 Nec Corp Logical circuit
JPS5895428A (ja) * 1981-12-01 1983-06-07 Nec Corp 半導体装置
JPS60127477A (ja) * 1983-12-14 1985-07-08 Toshiba Corp 論理回路
JPS60130157A (ja) * 1983-12-17 1985-07-11 Sharp Corp モノリシツク半導体集積回路
JPS60140857A (ja) * 1983-12-28 1985-07-25 Nec Corp 電界効果型半導体装置
JPS60170100A (ja) * 1984-01-06 1985-09-03 モステツク・コーポレイシヨン Ｃｍｏｓ半導体集積回路
JPS61234119A (ja) * 1985-04-09 1986-10-18 Seiko Epson Corp Ｃ・ｍｏｓ型電流増幅回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710533A (en) * 1980-06-23 1982-01-20 Nec Corp Logical circuit
JPS5895428A (ja) * 1981-12-01 1983-06-07 Nec Corp 半導体装置
JPS60127477A (ja) * 1983-12-14 1985-07-08 Toshiba Corp 論理回路
JPS60130157A (ja) * 1983-12-17 1985-07-11 Sharp Corp モノリシツク半導体集積回路
JPS60140857A (ja) * 1983-12-28 1985-07-25 Nec Corp 電界効果型半導体装置
JPS60170100A (ja) * 1984-01-06 1985-09-03 モステツク・コーポレイシヨン Ｃｍｏｓ半導体集積回路
JPS61234119A (ja) * 1985-04-09 1986-10-18 Seiko Epson Corp Ｃ・ｍｏｓ型電流増幅回路

Similar Documents

Publication Publication Date Title
TW200419813A (en) Semiconductor device and the manufacturing method of the same (II)
JPS5293278A (en) Manufacture for mos type semiconductor intergrated circuit
JPS63100818A (ja) 半導体装置
KR920004225B1 (ko) 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법
JPH11111855A (ja) フォトマスク及び半導体装置の製造方法
US20100009298A1 (en) Forming sub-lithographic patterns using double exposure
JPS6037159A (ja) Ｍｏｓ型集積回路
JPH04164371A (ja) 半導体集積回路
JPH02303065A (ja) １つのマスキング工程で決定される異なるしきい値電圧をもつ電界効果トランジスタを有する半導体チップとその製造方法
JP3595008B2 (ja) 半導体装置の製造方法
JPS61287244A (ja) 半導体素子
JP2001177357A (ja) 差動アンプ
JPS63128644A (ja) 半導体装置のオプシヨン切換回路
JPH0750392A (ja) 半導体集積回路装置
JPS6037158A (ja) Ｍｏｓ型集積回路
JPS59215766A (ja) Ｍｏｓ集積回路装置
JPH029161A (ja) 半導体集積回路装置
JPH0427159A (ja) 半導体装置
JPH0154861B2 (ja)
JPS6396940A (ja) マクロロジツクアレ−
JPH03145762A (ja) マスタースライス集積回路
JPH05167048A (ja) ゲートアレー
JPH01175241A (ja) 半導体装置のマスタスライス方法
JPS6272143A (ja) 半導体集積回路のパタ−ン形成方法
JPH01244640A (ja) 半導体装置のマスタスライス方法