JPS63100824A - 速度変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ｌ／ゾルバ又は光学式レゾルバ・エンコー
ダ等の２相正弦波角度信号に基づいて、特に超低速域に
おいて高精度且つ高分解能なディジタル速度信号を出力
する速度変換器に関するものである。

［従来の技術］ 従来のこの種の速度変換器としては、 （ｉ）タコジェネレータ又はレート（角速度）ジャイロ
を用いて直接速度信号を得るもの、 （ｉｉ）エンコーダ等のパルス列の周期又は周波数を検
出して速度信号とするもの、 （ｉｉｉ）一定時間毎の角度信号の増分（差分）分速度
信号とするもの、 が考えられている。

しかし、（ｉ）の場合は検出範囲又は検出対象が限定さ
れ、又、（ｉｉ）及び（ｉｉｉ）の場合は速度検出精度
がエンコーダ又は角度信号出力手段の精度に依存してし
まうためＳ！造上の限界がある。

［発明が解決しようとする問題点］ 従来の速度変換器は以上のように、（ｉ）〜（ｉｉｉ）
のいずれの場合も、超低速域において高精度なディジタ
ル速度信号を得る必要が生じても、これを達成できない
という問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、簡単な回路構成で、超低速域においても高精
度且つ高分解能なディジタル速度信号を出力できる速度
変換器を得ることを目的とする。

［問題点を解決するための手段］ この発明に係る速度変換器は、２相正弦波角度信号を出
力する手段と、基準クロックに基づいて並列信号を出力
するカウンタと、２相正弦波角度信号及び並列信号に基
づいて位相可変信号を出力する位相可変信号出力回路と
、位相可変信号に含まれる位相差の時間的変化分をディ
ジタル速度信号として出力する速度信号出力回路とを備
えたものである。

［作用］ この発明においては、基準信号の周期に基づく２π／ω
秒に１回の割合でディジタル速度変換して、ディジタル
速度信号を更新する。

［実施例］ 以下、この発明の一実施例を図に基づいて説明する。第
１図はこの発明の一実施例を示すブロック図である０図
において、５ｉｎＮθ及びｃｏｓ　Ｎθは互いに位相が
９０”異なる２相正弦波角度信号であり、１回転当たり
Ｎサイクルの２相正弦波出力を有する高精度且つ高分解
能タイプのレゾルバ又は光学式レゾルバ・エンコーダ（
図示せず）から出力されている。（１）及び（２）はそ
れぞれ２相正弦波角度信号５ｉｎＮθ、ｃｏｓＮθが入
力されるバッファア〉′プである。

（１０）は周波数ｆ（−ω／２π）を得るための安定し
た基準クロックＣを発生する水晶発信器、（１１）は基
準クロックＣに基づいてＭＳＢ〜ＬＳＢの並列信号りを
出力するカウンタである。　（１２）及び（１３）はＰ
ＲＯＮから構成され、カウンタ（１１）の並列信号りに
よりアドレスされる基準信号発生器であり、２和瓦弦波
基準信号発生器を構成している。即ち、予め一方の基準
信号発生器（１２）には位相が９０°進んだ正弦波即ち
余弦波（ｃｏｓ）データが書き込まれ、他方の基準信号
発生器（１３）には正弦波（ｓｉｎ）データが書き込ま
れている。従って、基準クロックＣの周波数を大きくす
ると共に、各基準信号発生器（１２）及び（１３）のＰ
ＲＯＮ容量を増大させれば、理想の正弦波に近い波形が
得られるようになっている。

（１４）及び（１５）は各バッファアンプ（１）、（２
）を介した２相正弦波角度信号ｓｉ　ｎ　Ｎθ、ｃｏｓ
Ｎθが各アナログ入力に印加されると共に、各２相正弦
波基準信号ｅＯ３ωｔ、　ｓｉｎωｔが各ディジタル入
力に印加され、三角関数の乗算を行う乗算型ＤＡ変換器
である。従って、一方の乗算型ＤＡ変換器（１４）は、
余弦波基準信号ｃｏｓωｔとバッファアンプ（１）の出
力とを乗算し、他方の乗算型１）Ａ変換器（１５）は、
正弦波基準信号ｓｉｎωＬとバッファアンプ（２）の出
力とを乗算するようになっている。

（１６）はオペアンプ等からなり、各乗算型ＤＡ変換器
（１４）、（１５）からの出力Ｅ、Ｆを加算する加算回
路、（１７）は加算回路（１６）の出力から所望の周波
数ω成分のみを取り出すためのバンドパスフィルタであ
る。

（１８）はバンドパスフィルタ（１７）を介した加算回
路（１６〉の出力即ち位相可変信号Ｇを方形波に変換す
る比較器である。　（１９）は比較器（１８）の出力Ｈ
がＴ端子に入力されるＤタイプのフリップフロップであ
り、出力Ｈのエツジ即ち立ち上がりにより反転されるフ
リップフロップ出力Ｑ及びζを生成し、一方のフリップ
フロップ出力ζを自身のＤ端子に入力するようになって
いる。

（２１）はフリップフロップ出力Ｑの立ち上がりにより
並列信号りの内容をラッチする第２レジスタ、（２２）
はフリップフロップ出力Ｑの立ち上がりにより並列信号
りをラッチする第２レジスタであり、後述する各周期ｔ
ｅｌ及びｔにおける位相差Ｎθ【＋１、Ｎθｔに対応し
たディジタル角度信号Ｊ、Ｋを出力するようになってい
る。

（２３）はフリップフロップ出力ことディジタル角度信
号Ｊとの排他論理和を取る第１ゲート回路、（２４）は
フリップフロッグ出力Ｑとディジタル角度信号にとの排
他論理和を取る第２ゲート回路であり、共に各ディジタ
ル角度信号Ｊ及びに即ち並列信号りの各ビット毎に対応
した複数のイクスクルーシブオアゲートを有している。

（２５）は各ゲート回路（２３）、（２４）の出力し及
びＭを加算して１を加える加算回路であり、各ゲート回
路（２３）及び（２４）と共に周知の減算器を構成して
いる。　（２６）は加算器（２５）からの差信号Δθに
基づいてディジタル速度信号ωθを出力する比例演算器
である。

（３０）はバッファアンプ（１）及び（２）と、基準信
号発生器（１２）及び（１３）と、乗算型ＤΔ変換器（
１４）及び（１５）と、加算回路（１６）と、バンドパ
スフィルタ（１７）とから構成された位相可変信号出力
回路である。

（４０）は比較器（１８）と、フリップフロップ（１９
）と、第１、第２レジスタ（２１）及び（２２）と、第
１、第２ゲート回路（２３）及び（２４）と、加算器（
２５）と、比例演算器（２６）とから構成された速度信
号出力回路である。

次に、第２図のタイミングチャート図を参照しながら、
第１図に示したこの発明の一実施例の動作について説明
する。

まず、カウンタ（１１）からの並列信号りのＬＳＨのタ
イミングに従って、基準信号発生器（１３）内に予め書
き込まれた正弦波データが時間的経過と共にアドレッシ
ングされ、はぼ理想形の正弦波基準信号ｓｉｎωｔとな
って読み出される。この正弦波基準信号ｓｉｎωｔは、
乗算型具変換器（１５）のディジタル入力に印加されて
バッファアンプ（２）を介した余弦波角度信号ｃｏｓＮ
θと乗算され、アナログ角度信号Ｆ即ちｃｏｓＮθｓｉ
ｎωｔとなって加算回路（１６）に入力される。

同様に、基準信号発生器（１２）から読み出された余弦
波基準信号ｃｏｓωｔは、乗算型ＤＡ変換器（１４）の
ディジタル入力に印加されてバッファアンプ（１）を介
した正弦波角度信号５ｉｎＮθと乗算され、アナログ角
度信号Ｅ即ち５ｉｎＮθｃｏｓωｔとなって加算回路（
１６）に入力される。

このように、一定の周波数ωを有する正弦波基準信号ｓ
ｉｎωを又は余弦波基準信号ｃｏｓωｔにより変調され
た各アナログ角度信号Ｅ、Ｆは、加算回路（１６）によ
り合成され、更に、バンドパスフィルタ（１７）を介し
て、 Ｇ＝ｓｉｎＮθ００８（ＩＪ　Ｌ＋　ｃｏｓＮθｓｉｎ
ωｔ＝５ｉｎ（Ｎθ＋ωｔ）　　　　　　　・・・　■
で表わされる位相可変信号Ｇとなる。０式から明らかな
ように、位相可変信号Ｇは、成る一定の周波数ωを有す
る正弦波基準信号ｓｉｎωＬに対し、現在位置く角度）
に比例した位相差Ｎθを有している。

この位相可変信号Ｇは、比較器（１８）により方形波の
出力Ｈに波形整形され、更にフリップフロップ（１９）
のＴ端子に入力される。比較器出力Ｈは上述したように
並列信号りのＭＳＢに対して位相差をもっており、その
立ち上がりエツジは正弦波基準信号ｓ　ｉ　ｎωｔの各
周期ｔ、　Ｌ＋＋における角度情報即ち位相差ＮθＬ及
びＮθ１＋＋を含んでいる。この比較器出力Ｉ］の各立
ち上がりエツジは、それぞれフリップフロップ出力の及
びＱに変換される。

そして、この出力Ｑ及びΩの立ち上がりタイミングによ
って、各位相差Ｎθを及びＮθｔｅ＋に対応した並列信
号りの内容が、第２レジスタ（２２）及び第ルジスタ（
２１）に交互にラッチされる。第２図は、周期ｔにおけ
る位相差（角度情報）Ｎθｔが第２レジスタ（２２）に
ラッチされ、周期１＋＋における位相差ＮθＬ＋１が第
ルジスタ（２１）にラッチされた状態を示している。

これらラッチ内容は、角度比例しな位相差Ｎθｔ、Ｎθ
ｔｅ１を表わしており、それぞれディジタル角度信号Ｋ
及びＪとして各ゲート回路（２４）及び（２３）に出力
される。

尚、レゾルバ又は光学式レゾルバ・エンコーダ等の分解
能をＮとし、カウンタ（１１）の分解能を２０とすれば
、ディジタル角度信号Ｊ及びＫの分解能はＮＸ２ｎとな
る。従って、Ｎ　＝　１００００．　ｎ＝　８とすれば
、２，５６０，０００／１回転の分解能を実現すること
ができる。しかし、この角度変換は純電気的に行うもの
であり、角度検出器としての精度、即ち機械的入力角度
に対するディジタル角度信号Ｊ及びＫの分解能は、その
大半をレゾルバ又は光学式レゾルバ・エンコーダ等に依
存している。

これらディジタル角度信号Ｊ、Ｋが入力された各ゲート
回路（２３）及び（２４）は、フリップフロップ（１９
）の出力Ｑ及びＱの内容に従い、各ディジタル角度信号
Ｊ又はＫのいずれか一方を反転した出力り、Ｍを加算器
（２５）に入力する。加算器（２５）は、これら出力り
、Ｍを加算して更に１を加え、各レジスタ（２１）、（
２２）からのディジタル角度信号Ｊ及びＫの差を表わす
差信号Δθ（＝Ｎθｔ＋、　−Ｎθｔ）を出力する。こ
のように、一方の入力を反転して他方の入力と加算し、
更に１を加えるという減算法は従来より確立された技術
であるが、ここでは、イクスクルーシブオアゲートを用
いたゲート回路（２３）、（２４）を使用して減算入力
と被減算入力とを入れ換え可能にしている。

こうして得られた差信号Δθは、更に比例演算器（２６
）によってディジタル速度信号ωθに変換される。

ここで、速度信号ωθは、角度信号の時間的変化の割合
ｄθ／ｄＬで表わされ、又、周期ｔから１＋＋の間の角
度信号の変化量は差信号Δθで表わされるから、 ωθ＝ｄθ／ｄｔ −ωＮ（θｔｅｌ−θｔ）／２π 一Δθ／（２π／ω）　　　　・・・　■となる。

更に、時間経過に伴い周期が１つ進む毎に、フリップフ
ロップ出力Ｑ及び０の内容は交互に入れ代わり上記の動
作を繰り返す、従って、位相可変信号Ｇ即ち比較器出力
Ｈの立ち上がりタイミングにより常に最新の差信号Δθ
が得られ、これにより速度信号ωθは最新のものに更新
される。

ところで、この発明における検出対象は速度信号ωθで
あるから、■式を用いて表わせば、０式の位相可変信号
Ｇは、 Ｇ　＝　５ｉｎ（ωｔ＋　（Ｌｌ　θ・ｔ）＝　５ｉｎ
（ω＋ωθ）ｔ となる、従って、位相可変信号Ｇに含まれる位相差Ｎθ
１＋＋及びＮθｔの差信号Δθを検出することは、位相
可変信号Ｇの周波数ωの変化分ωθを検出することを意
味する。

尚、上記実施例では９０°の位相差を有する２和瓦弦波
角度信号５ｉｎＮθ及びｃｏｓ　Ｎθをレゾルバ又は光
学式レゾルバ・エンコーダから得る場自について説明し
たが、同様の２和瓦弦波角度信号を出力するものであれ
ば他の手段でもよい。

［発明の効果］ 以上のようにこの発明によれば、２和瓦弦波角度信号を
出力する手段と、基準クロックに基づいて並列信号を出
力するカウンタと、２相正弦波角度信号及び並列信号に
基づいて位相可変信号を出力する位相可変信号出力回路
と、位相可変信号に含まれる位相差の時間的変化分をデ
ィジタル速度信号として出力する速度信号出力回路とを
設け、笈準信号の周期に基づく２π／ω秒に１回の割合
でディジタル速度変換して、ディジタル速度信号を更新
するようにしたので、特に超低速においても超高精度且
つ高分解能なディジタル速度信号を出力する速度変換器
が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図内の各信号を示すタイミングチャート図である
。 （１１）・・・カウンタ （１２）、（１３）・・・基準信号発生器（１４）、（
１５）・・・乗算型ＤＡ変換器（１６）・・・加算回路
　　　（１８）・・・比較器（１９）・・・フリップフ
ロップ （２１）、（２２）・・・レジスタ　（２３）、（２４
）・・・ゲート回路（２５）・・・加算器　　　　　（
２６）・・・比例演算器（３０）・・・位相可変信号出
力回路 （４０）・・・速度信号出力回路 Ｓ　ｉ　ｎ　Ｎθ、ｃｏｓ　Ｎθ・・・２和瓦弦波角度
信号Ｎθｔ、Ｎθ１＋＋・・・位相差 Ｃ・・・基準クロック　　　Ｄ・・・並列信号ｅＯ８ω
ｔ、ｓｉｎωｔ・・・２和瓦弦波基準信号Ｇ・・・位相
可変信号　　　Ｈ・・・比較器出力Ｑ、０・・・フリッ
プフロップ出力 Ｊ、Ｋ・・・ディジタル角度信号 ωθ・・・ディジタル速度信号 尚、図中、同一符号は同−又は相当部分を示す。

Claims (8)

【特許請求の範囲】
1. （１）互いに位相が９０°異なる２相正弦波角度信号を
   得るための２相正弦波角度信号出力手段と、基準クロッ
   クに基づいて並列信号を出力するカウンタと、前記２相
   正弦波角度信号及び前記並列信号に基づいて位相可変信
   号を得るための位相可変信号出力回路と、前記位相可変
   信号に含まれる位相差の時間的変化分をディジタル速度
   信号として出力するための速度信号出力回路とを備えた
   速度変換器。
2. （２）２相正弦波信号出力手段は、レゾルバ又は光学式
   レゾルバ・エンコーダであることを特徴とする特許請求
   の範囲第１項記載の速度変換器。
3. （３）位相可変信号出力回路は、並列信号により位相が
   ９０°異なる２相正弦波基準信号が読み出される基準信
   号発生器と、２相正弦波角度信号及び前記２相正弦波基
   準信号を各相毎に乗算する２つの乗算回路と、これら乗
   算回路からの各出力を加算して位相可変信号とする加算
   回路とを備えたことを特徴とする特許請求の範囲第１項
   又は第２項記載の速度変換器。
4. （４）基準信号発生器は、互いに位相が９０°異なる正
   弦波データが予め書き込まれたＰＲＯＭであることを特
   徴とする特許請求の範囲第３項記載の速度変換器。
5. （５）乗算回路は、乗算型ＤＡ変換器であることを特徴
   とする特許請求の範囲第３項又は第４項記載の速度変換
   器。
6. （６）速度信号出力回路は、位相可変信号を方形波に波
   形整形する波形整形回路と、波形整形された前記方形波
   に基づいて互いに極性の異なる一対の出力を生成するフ
   リップフロップと、前記一対のフリップフロップ出力の
   エッジタイミングで並列信号をラッチしてこれをディジ
   タル角度信号として出力する一対のレジスタと、前記一
   対のディジタル信号の差信号を得るための減算器と、前
   記差信号に基づいて速度信号を出力する比例演算器とを
   備えたことを特徴とする特許請求の範囲第１項乃至第５
   項のいずれかに記載の速度変換器。
7. （７）波形整形回路は、比較器であることを特徴とする
   特許請求の範囲第６項記載の速度変換器。
8. （８）減算器は、それぞれ複数のイクスクルーシブオア
   ゲートを有する一対のゲート回路と、これらゲート回路
   の出力を加算して１を加える加算器とから構成されたこ
   とを特徴とする特許請求の範囲第６項又は第７項記載の
   速度変換器。