JPS63102399A - 多層プリント配線基板 - Google Patents

多層プリント配線基板

Info

Publication number
JPS63102399A
JPS63102399A JP61248830A JP24883086A JPS63102399A JP S63102399 A JPS63102399 A JP S63102399A JP 61248830 A JP61248830 A JP 61248830A JP 24883086 A JP24883086 A JP 24883086A JP S63102399 A JPS63102399 A JP S63102399A
Authority
JP
Japan
Prior art keywords
modification
multilayer printed
printed wiring
wiring board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61248830A
Other languages
English (en)
Inventor
優 松本
樋口 信博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61248830A priority Critical patent/JPS63102399A/ja
Publication of JPS63102399A publication Critical patent/JPS63102399A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 多層プリント配線基板であって、スルーホールに接続し
である改造用パッドの他に、電気的に独立している改造
用パッドを、規則正しく配置するように構成し、改造性
の向上及び製造時の収縮率への影響の排除を可能とする
。
〔産業上の利用分野〕
本発明は多層で構成されるプリント配線基板に関するも
ので、さらに詳しく言えば、設計変更に伴う改造を容易
化ならしめ、且つ製造が容易である構造の多層プリント
配線基板に関するものである。
電子機器の小型化・高性能化に伴い、プリント配線基板
の一層の高密度化や、配線パターンの微細化等が要求さ
れている。
また、一方では、これに伴ってプリント配線基板の多層
化が生じている。
このように高密度実装の多層プリント配線基板は、その
設計・製造等の工数及び費用が莫大なものとなっている
。
従って、多層プリント配線基板の設計・製造後に、設計
変更・設計ミスや製造不良・欠陥が発生しまたは発見さ
れた場合に、その総てを再設計・再製造したのでは、多
くの工数及び費用を無駄にすることになる。
そこで、多層プリント配線基板では、製造上の欠陥、設
計上の過誤及び設計変更等に対処するために、プリント
配線基板の修復を素早く且つ経済性良く行なえるように
、設計時に冗長性を持たせている。
しかし、多層プリント配線基板に冗長性を持たせれば、
一般に高密度実装が妨げられる恐れがある。
そこで改造性と製造性がよ(、且つ実装密度の低下を招
くことがない多層プリント配線基板の構造が必要である
。
〔従来の技術〕
(第1の従来方式) 多層プリント配線基板に冗長性を持たせて設計変更等の
ための改造を可能とする第1の従来方式としては、例え
ば第6図及び第7図に示す改造用パッドを設置する方式
がとられている。
第6図において、多層プリント配線基板l上のフットプ
リント4には、電子部品2のリード3が半田付けしであ
る。
フットプリント4からスルーホール8まで引出しパター
ン5.7が配線してあり、スルーホール8は、多層プリ
ント配線基板1の表面層または内層のいずれかの層にお
いて、他の信号配線に接続している。
なお、この説明においてスルーホールとは、特に断らな
い限り、めっき等により導通のとられた貫通孔をいうも
のとし、以下の説明におけるスルーホールも同様である
。
引出しパターン5.7の中間位置には、改造用パッド6
が設けである。
改造時には、第7図に示すように改造用パッド6とスル
ーホール8との間の引出しパターン7をカットし、改造
用パフドロに修復用ワイヤ10を半田付けして、改造を
行う。
なお、以上の第1の従来方式では、多層プリント配線基
板lに電子部品2を実装する構造のためにフットプリン
ト4を使用するものとして説明をしたが、電子部品2の
実装構造としては他の構造例えば電子部品2のリード3
をスルーホールに挿入する構造としてもよい。
この従来方式は、主にスルーホール8が電子部品2の外
側のエリア20に位置している場合に有効である。
この従来方式は、引出しパターン5.7を総て電子部品
2の外側に引出すため、電子部品2の内側のエリア21
を有効に使用しておらず、従って、多ビンの電子部品を
搭載した基板には適さないという欠点がある。
(第2の従来方式) 多層プリント配線基板に冗長性を持たせて設計変更等の
ための改造を可能とする第2の従来方式としては、例え
ば第8図及び第9図に示す2重VIAと改造用パッドと
の組み合わせによる方式第8図において、多層プリント
配線基板1の表面IA即ち電子部品搭載面では、電子部
品2のリード3を半田付けするフットプリント4から、
引出しパターン22を経てスルーホール23に引出す。
多層プリント配線基板1の裏面IB即ち電子部品を搭載
していない面では、該スルーホール23から、引出しパ
ターン5.7を介して、別のスルーホール8に配線しで
ある。
このスルーホール8は多層プリント配線基板lの表面層
または内層のいずれかの層において、他の信号配線に接
続している。
引出しパターン5.7の中間位置には、改造用パッド6
が設けである。
改造時には、第9図に示すように改造用パッド6とスル
ーホール8との間の引出しパターン7をカットし、改造
用パッド6に修復用ワイヤ10を半田付けして、改造を
行う。
この従来方式は、主にスルーホール23が電子部品2の
内側のエリア21に存在するため、電子部品搭載面IA
において改造作業を行うことが困難である場合に有効で
ある。
しかし、修復用ワイヤを多層プリント配線基板lの裏面
IBのみに布線することとした改造作業にあっては、ス
ルーホール23が電子部品2の外側のエリア20に存在
する場合であっても、この方式を使用する。
第2の従来方式は、電子部品2のフットプリント4の1
個当りに、2個のスルーホール23.8を必要とする。
従って、多ビンの電子部品では引出しパターンエリアが
かなり大きくなってしまう。
従って、電子部品2の1個当りの搭載エリアが大きくな
る。
その結果、各々の電子部品2間の配線パターンの長さが
長くなり、当該電子機器の高速化にも悪い影響を及ぼす
という欠点がある。
(第3の従来方式) 第3の従来方式としては、例えば第10図及び第11図
に示すように、電子部品2の外側のエリア20における
引出しには、第6図及び第7図に示した第1の従来方式
と同様に、改造用パッドを設置する方式を使用し、電子
部品2の内側のエリア21における引出しには、第8図
及び第9図に示した第2の従来方式と同様に、2重VI
Aと改造用パッドとの組み合わせによる方式を使用する
方式がある。
第3の従来方式は、上記第1及び第2の従来方式よりも
小さいエリアで引出しが可能であるが、改造時に修復用
ワイヤ10を半田付けするパッド6が、電子部品搭載面
IAと裏面IBとに分散してしまうという欠点がある。
従って、各々の面lA、IBにある修復用ワイヤが半田
付はパッドにまたがるような改造の必要が発生した場合
には、第11図に示すように近傍にあるスルーホール8
の中に修復用ワイヤ10を通して、修復用ワイヤ10の
接続を行う。
この場合、従来の方式では長い修復用ワイヤ10を目的
のパッド間に直接通していた。
然るに、改造の必要性は一部の電子部品に集中して生じ
ることが多(,1つの信号線から多数個のLSIや電子
部品に配線するために、1箇所の改造部分から多数本の
修復用ワイヤ10を使用する場合が多く、この場合には
スルーホール8内に多数本の修復用ワイヤ10を通さな
ければならなくなるが、スルーホール8の内径が細いこ
とによる制限から、スルーホール8に上記多数本の修復
用ワイヤ10を通すことができず、従って、改造が不可
能となることもある。
また、第3の従来方式では、電子部品搭載面IAにある
半田付はバンドの相互間に修復用ワイヤを布線する場合
には、電子部品2が邪魔になって、改造性が悪くなると
いう欠点もある。
〔発明が解決しようとする問題点〕
この従来方式では改造性が悪く、または実装密度を低下
させ若しくは配線の長さを延長させるなどの問題点があ
った。
本発明は、このような点に鑑みて創作されたもので、改
造性に優れ、且つ実装密度の低下をもたらさず、また多
層プリント配線基板の製造性にも影響しない構造の多層
プリント配線基板を提供することを目的としている。
〔問題点を解決するための手段〕
第1図は本発明の原理断面図である。
第1図において、1は多層プリント配線基板、2は該プ
リント配線基板1に実装される電子部品である。
4は、該電子部品2を接続するためのフットプリント若
しくは第1のスルーホールまたはバンドの一例として、
フットプリントを示す。
電子部品2の接続構造としてフソトプリント4を使用す
る場合の電子部品2の構造の例として、電子部品プリン
ト配線基板はリード3を有し、該リード3は、フットプ
リント4に半田付けしである。
8は、該電子部品2を多層プリント配線基板lの各層に
接続するための第2のスルーホールである。
5.7は、上記ソフトプリント4と第2のスルーホール
8とを接続するための引出しパターンである。
該引出しパターン5.7の中間位置には、第1の改造用
パッド6が設けである。
9は、電気的に独立した第2の改造用パッドであり、第
2のスルーホール8に対をなす位置に規則性をもって配
置しである。
なお、第2の改造用パッド9は、多層プリント配線基V
ilの該電子部品2が実装しである部品実装面IA、ま
たは裏面IBのいずれに設けてもよい。
また、第2の改造用パッド9は、それぞれ引出されたス
ルーホールと対になる配置であれば、多層プリント配線
基板1自体の周辺部に規則正しく位置させてもよく、ま
たは各電子部品2の周囲に対応する位置でもよい。
〔作用〕
この多層プリント配線基板1において設計変更の必要が
ない場合には、第2の改造用パッド9は使用しない。
設計変更の必要が生じた場合には、第2図に示すように
第1の改造用パッド6とスルーホール8との間の引出し
パターン7を切断する。
第1の改造用パッド6に修復用ワイヤ10を半田付は等
により接続し、該修復用ワイヤ10を第1の改造用パッ
ド9に半田付けする。
該第2の改造用バッド9から、修復用ワイヤ11を、設
計変更の必要に応じて1または2以上の他の改造用パッ
ドに接続する。
従って、この設計変更により当該フットプリント4から
複数の配線を行う場合であっても、第1の改造用パフド
ロから第2の改造用パッド9までの配線は、1本の修復
用ワイヤ10で済む。従って、設計変更による配線の総
延長を短縮することができ、改造性が優れている。
また、第2の改造用パッド9は、スルーホール8と対を
なす位置で規則性をもって配置されているから、当該多
層プリント配線基板1の製造工程において、多層プリン
ト配線基板lに多数の改造用パッドを設けても、焼成時
の収縮率について多層プリント配線基板1の部分毎にば
らつきを生じる恐れはない。
従って、改造用パッド9を設けたことが原因となって、
製造された多層プリント配線基板1にひずみや反りが生
じることはない。
なお、当該設計変更で接続の対象となる第2の改造用パ
ッド9が、多層プリント配線基板1の裏面IBに実装さ
れる場合において、第1の改造用パフドロから第2の改
造用パッド9に至る修復用ワイヤ10は、当該スルーホ
ール8又は別に設けためっきをしていない貫通孔を通過
させて裏面に通すように改造作業をしてもよい。
〔実施例〕
(実施例の構造) 第3図及び第4図は本発明の実施例であって、第3図は
改造前、第4図は改造後のそれぞれ斜視図である。
第3図において、この実施例では、電気的に独立した即
ち電子部品2やスルーホール等に電気的に接続されてい
ない改造用パッド9は、多層プリント配線基板1の裏面
IBであって、スルーホール8に接続された改造用パッ
ド6の真裏に当たる位置に設けである。
この実施例では、第3図の想像線Aで囲った部分におい
て本発明により電子部品2の外側のエリア20に引出し
た例を示すとともに、想像線Bで囲った部分において電
子部品2の内側のエリア21に引出した例を示す。
想像線Bで囲った部分では、上記した2重■IAと改造
用パッドを使用する方式をとることとしてよい。
この2重VIAを使用する方式は、このように本発明の
実施例と併用する場合には、電子部品2の内側のエリア
21に引出す時に限定して使用することとしてもよい。
このように限定することにより、電子部品2の外側のエ
リア20だけてなく内側のエリア21をも使用して電子
部品2の搭載エリアを可能な限り小さく抑えるとともに
、2重VIAを使用することによる欠点を可及的に本発
明により補うことができる。
(実施例の改造作業) 改造時には、第4図の想像線A内の部分において、表面
IAの改造用バッド6とスルーホール8との間の引出し
パターン7をカントし、修復用ワイヤ10を改造用パッ
ド6に半田付けする。
なお、半田付けに代えて溶接を行ってもよく、以下の説
明でも同様である。
該修復用ワイヤ10をスルーホール8に通して、多層プ
リント配線基板1の裏面IBにある改造用パッド9に半
田付けする。
更に、この改造用パッド9から、1個ないし複数個の目
的の改造用パッドまで、修復用ワイヤ11を布線する。
なお、第4図では、想像線Bで囲った部分においても、
裏面IBの改造用パッド6とスルーホール8との間の引
出しパターン7をカントし、改造用パッド6と目的の改
造用パッドとの間に修復用ワイヤ10を布線して、改造
をしである。
(実施例の改造性) この実施例における多層プリント配線基板の構造及び改
造作業は以上の通りであるから、多層プリント配線基板
1の表面IAに電子部品2を搭載し、裏面IBでは修復
用ワイヤ10.11の布線を含む各種の改造作業を行う
こととし、この裏面IBの空きエリアを利用して、電気
的に独立した改造用パッド9を規則性ある配置で設ける
ことにより、表面IAの改造用パッド6と併せて、電子
部品の搭載エリアへの影響をもたらさずに、改造性を向
上することができる。
総てのソフトプリント4から引出した改造用パッド6は
、その裏側に1対1で必ず予備の改造用パッド9を有す
るから、改造作業が容易である。
修復用ワイヤ10,11は、表面IAの改造用パッド6
からスルーホール8に至る短い部分を除いて、大部分は
裏面IBに布線されるから、電子部品2がその布線作業
または布線状態の邪魔となることはない。
改造作業により当該ソフトプリント4から多数の信号を
出す場合であっても、スルーホール8を通す修復用ワイ
ヤ10は1本で足りるから、スルーホール8の内径によ
る改造性への制限を生じる恐れがない。
電気的に独立した改造用パッド9は、改造用パッド6と
対をなして配置しであるから、例えばLSIが搭載後に
不良であることが発見された場合に、改造作業が当該部
分に集中しても、総ての配線パターンに対応をとること
ができる。
(実施例の実装性) この実施例では、上記のように電子部品2の搭載エリア
を可能な限り小さく抑えることができるから、電子部品
2の実装密度に影響を及ぼすことがな(、従って、改造
のための冗長性を確保しながら高密度実装が可能である
。
(実施例の製造性) この実施例では、電気的に独立した改造用パッド9は、
反対面の改造用パッド6に対応する位置に設けられるが
、一般に多層プリント配線基板においてソフトプリント
は一定の規則性をもって配列されるから、電気的に独立
した改造用パッド9も、多層プリント配線基板1上で規
則性をもって均一に配置される。
従って、当該改造用バッド9は、多層プリント配線基板
1における特定方向に集中する等の不均衡がなく、その
結果多層プリント配線基板を製造する際に焼成による収
縮率の不均一を生じる恐れかない。
従って、このような改造用パッド8を設けることが製法
上の問題を招くことがない。
(実施例の冷却特性) この実施例では、電子部品の外側のエリア20でも内側
のエリア21でも、修復用ワイヤ10を総て多層プリン
ト配線基板1の裏面IBに通すようにしており、且つ多
層プリント配線基板lの表面IAの改造用パッド6から
裏面IBの改造用パッド9までは、フットプリント4毎
に1本の修復用ワイヤ10を使用すれば足りる。
従って、表面即ち電子部品搭載面IAでは、修復用ワイ
ヤはごく短い距離だけ、且つ必要な最小本数だけ、布線
されている。
従って、当該多層プリント配線基板1の稼働中に、電子
部品2を冷却するために多層プリント配線基板1の周囲
に流している冷却用の強風が、電子部品搭載面IAにお
ける修復用ワイヤに及ぼす影響について、考慮する必要
がない。
従って、当該冷却風が強風である場合でも、電子部品搭
載面IAには、ワイヤ切れ防止用のワイヤカバーを設け
る必要がない。
従って、ワイヤカバーで電子部品リード部を覆うことに
よる冷却特性の悪化を、回避し得る。
修復用ワイヤの大部分は、多層プリント配線基板1の裏
面IBに収容できるから、ワイヤカバーを裏面IBだけ
に設けることにより、冷却効果を維持しながら、冷却の
強風対策をとることができる。
(応用例) 第5図は本発明の応用例を示す。
第5図において、各電子部品2の各フ7)プリント4と
スルーホール8とを、改造用パッド6を介して接続し、
且つその裏側に予備の改造用パッド9を設けてなる本発
明の構造を設けるととに、該スルーホール8に近接して
、めっきの無い貫通孔30と、多層プリント配線基板l
の表面IA及び裏面IBのそれぞれで該貫通孔30の周
囲に多数個の改造用パッド31及び改造用パッド32を
設けである。
該貫通孔30及び改造用パッド31.32は修復用ワイ
ヤのターミナル部をなすものであり、多層プリント配線
基板l内の適当位置で空きスペースに分散的にまたは規
則的に配置しである。
該貫通孔30は、例えば多層プリント配線基板1におけ
る各スルーホールの形成のためのドリリング工程におい
て、同一径で穿設することができる。
改造の必要に応じて、修復用ワイヤが多数本発生したた
めに1つの改造用パッドでは不足した場合、または、表
裏貫通すべき修復用ワイヤが1箇所に集中して貫通すべ
き場合に・は、これらの貫通孔30及び改造用パッド3
1.32を使用する。
ここで、貫通孔30にはめっきを施していないから、上
記のように通常のスルーホールと同一のドリル孔径に形
成した場合でも、めっき施工後のスルーホールよりも内
径が大きく、従って、より多数本の修復用ワイヤを通す
ことができる。
しかも、このターミナル部は、上記のように多層プリン
ト配線基板1内に分散的にまたは規則的に配置しである
から、多層プリント配線基板1のいかなる部分における
改造の必要が生じた場合であっても、近接した位置の当
該ターミナル部を使用することができ、従って、実装密
度に大きな影響を与えずに冗長性を一層増大させて、改
造性の向上を図り得る。
〔発明の効果〕
以上述べてきたように、本発明によれば、簡易な構成で
、改造性が優れ、且つ電子部品等の実装密度を低下する
ことがなく、また当該多層プリント配線基板の製造上収
縮率に何等影容を与えず、実用的には極めて有用である
。
【図面の簡単な説明】
第1図は本発明の原理断面図、 第2図は第1図の多層プリント配線基板の改造を示す断
面図、 第3図は本発明の実施例を示す斜視図、第4図は第3図
の多層プリント配線基板の改造を示す斜視図、 第5図は応用例を示す斜視図、 第6図は第1の従来方式の断面図、 第7図は第6図の多層プリント配線基板の改造を示す斜
視図、 第8図は第2の従来方式の断面図、 第9図は第8図の多層プリント配線基板の改造を示す基
板の裏面の斜視図、 第10図は第3の従来方式の断面図、 第11図は第10図の多層プリント配線基板の改造を示
す断面図である。 第1図及び第2図において、 1は多層プリント配線基板、 2は電子部品、 3は電子部品のリード、 4はフットプリント、 5.7は引出しパターン、 6は引出しパターン5.7の間に設けた第1の改造用パ
ッド、 8はスルーホール、 9は電気的に独立した第2の改造用パッドである。

Claims (1)

  1. 【特許請求の範囲】  電子部品(2)のリード(3)を半田付けをするため
    のフットプリント(4)若しくは第1のスルーホール、
    又はリードレス電子部品を半田付けをするためのパッド
    を有し、且つ該フットプリント(4)若しくは該第1の
    スルーホール又は該パッドから第2のスルーホール(8
    )に接続するために引出したパターン(5、7)の間に
    電気的に接続された第1の改造用パッド(6)を設けた
    多層プリント配線基板(1)において、 電気的に独立した第2の改造用パッド(9)を、該第2
    のスルーホール(8)と対になる位置に規則性をもって
    配置したことを特徴とする多層プリント配線基板。
JP61248830A 1986-10-20 1986-10-20 多層プリント配線基板 Pending JPS63102399A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61248830A JPS63102399A (ja) 1986-10-20 1986-10-20 多層プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61248830A JPS63102399A (ja) 1986-10-20 1986-10-20 多層プリント配線基板

Publications (1)

Publication Number Publication Date
JPS63102399A true JPS63102399A (ja) 1988-05-07

Family

ID=17184056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61248830A Pending JPS63102399A (ja) 1986-10-20 1986-10-20 多層プリント配線基板

Country Status (1)

Country Link
JP (1) JPS63102399A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5871646A (ja) * 1981-10-24 1983-04-28 Mitsubishi Electric Corp 半導体装置
JPS58112380A (ja) * 1981-12-25 1983-07-04 富士通株式会社 回路パタ−ン改修方法
JPS5930551U (ja) * 1982-08-20 1984-02-25 日産自動車株式会社 燃料噴射式エンジンのプレツシヤレギユレ−タ
JPS59143394A (ja) * 1983-02-04 1984-08-16 株式会社日立製作所 多層配線基板
JPS61189695A (ja) * 1985-02-19 1986-08-23 富士通株式会社 多層プリント板の配線パタ−ン構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5871646A (ja) * 1981-10-24 1983-04-28 Mitsubishi Electric Corp 半導体装置
JPS58112380A (ja) * 1981-12-25 1983-07-04 富士通株式会社 回路パタ−ン改修方法
JPS5930551U (ja) * 1982-08-20 1984-02-25 日産自動車株式会社 燃料噴射式エンジンのプレツシヤレギユレ−タ
JPS59143394A (ja) * 1983-02-04 1984-08-16 株式会社日立製作所 多層配線基板
JPS61189695A (ja) * 1985-02-19 1986-08-23 富士通株式会社 多層プリント板の配線パタ−ン構造

Similar Documents

Publication Publication Date Title
US7466519B2 (en) Wired circuit board for controlling characteristic impedances of a connection terminal
US5706178A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5095407A (en) Double-sided memory board
CN1842248B (zh) 球栅阵列偏栅去耦的设备及方法
JP2005141741A (ja) メモリシステムおよび方法
US5955704A (en) Optimal PWA high density routing to minimize EMI substrate coupling in a computer system
JPWO2003098983A1 (ja) プリント配線板
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
JPS63131560A (ja) チップ接続構造体
JP2664485B2 (ja) セラミック多層配線板
JP2001189539A (ja) プリント基板及びその電気部品実装方法
JP2010519769A (ja) 高速メモリパッケージ
JPH09246684A (ja) Bga実装構造
JPS6148994A (ja) モジユ−ル基板
JPH0497589A (ja) プリント配線基板
JPH05152702A (ja) プリント配線板
JPH04223396A (ja) プリント配線基板装置
JPH09312478A (ja) 多層配線基板
JP2646710B2 (ja) Sop型smdの両面実装プリント板
JP4147436B2 (ja) ヒートシンクを挟んだ基板の接続方法と装置
JP2633889B2 (ja) 両面メモリーボード
CN120417232A (zh) 一种功能基板及其制作方法
JP2006049519A (ja) プリント配線基板
JPH0897566A (ja) プリント基板
CN120319737A (zh) 线路载板