JPH0897566A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH0897566A JPH0897566A JP6257592A JP25759294A JPH0897566A JP H0897566 A JPH0897566 A JP H0897566A JP 6257592 A JP6257592 A JP 6257592A JP 25759294 A JP25759294 A JP 25759294A JP H0897566 A JPH0897566 A JP H0897566A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- wiring
- gnd
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 基板各部の電源／ＧＮＤ配線のインダクタン
スが低くかつ均一で、信頼性の高いプリント基板を提供
する。 【構成】 各層の電源／ＧＮＤ配線５をほぼ同一ピッチ
の平行線パターンに形成するとともに、その平行線パタ
ーンの向きを層ごとに直角にずらせて井桁状に組み合わ
せ、その井桁状に組み合わせた各層の電源／ＧＮＤ配線
５どうしを、互いに交差関係にある位置でバイアホール
６を通して接続する。そして各層の電源／ＧＮＤ配線５
およびバイアホール６を避けた状態で信号配線３を設け
る。これにより、基板各部の電源／ＧＮＤ配線５のイン
ダクタンスをほぼ均一とし、しかも各層の電源／ＧＮＤ
配線５どうしの電磁的影響を小さくしてそのインダクタ
ンスの値を低くし得る。
スが低くかつ均一で、信頼性の高いプリント基板を提供
する。 【構成】 各層の電源／ＧＮＤ配線５をほぼ同一ピッチ
の平行線パターンに形成するとともに、その平行線パタ
ーンの向きを層ごとに直角にずらせて井桁状に組み合わ
せ、その井桁状に組み合わせた各層の電源／ＧＮＤ配線
５どうしを、互いに交差関係にある位置でバイアホール
６を通して接続する。そして各層の電源／ＧＮＤ配線５
およびバイアホール６を避けた状態で信号配線３を設け
る。これにより、基板各部の電源／ＧＮＤ配線５のイン
ダクタンスをほぼ均一とし、しかも各層の電源／ＧＮＤ
配線５どうしの電磁的影響を小さくしてそのインダクタ
ンスの値を低くし得る。
Description
【０００１】
【産業上の利用分野】本発明は、搭載電子部品に接続す
る信号配線と、電源及び／又はＧＮＤ配線とを多層に設
けて成るプリント基板の配線構造に関する。
る信号配線と、電源及び／又はＧＮＤ配線とを多層に設
けて成るプリント基板の配線構造に関する。
【０００２】
【従来の技術】従来より、プリント基板における配線を
設計する場合、電源／ＧＮＤ配線よりも信号配線を優先
させる傾向にあり、例えば、２層（両面）基板では、各
層の空いているスペースに電源／ＧＮＤ配線をベタに設
け、また３層以上の多層基板では、内部に電源層とＧＮ
Ｄ層とを設けるようにしていた。
設計する場合、電源／ＧＮＤ配線よりも信号配線を優先
させる傾向にあり、例えば、２層（両面）基板では、各
層の空いているスペースに電源／ＧＮＤ配線をベタに設
け、また３層以上の多層基板では、内部に電源層とＧＮ
Ｄ層とを設けるようにしていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ような従来のプリント基板における配線構造では、電源
／ＧＮＤ配線は、信号配線やランドクリアランスによっ
て分断されてしまうことが多い。その結果、基板各部の
電源／ＧＮＤ配線のインダクタンスが不均一になって、
インダクタンスの高い部分ができ、そこに大きな電流が
流れると電位変動が起こって、強い放射ノイズを発生さ
せることがある。またＧＮＤ電位が不安定になって、誤
動作の原因にもなる。
ような従来のプリント基板における配線構造では、電源
／ＧＮＤ配線は、信号配線やランドクリアランスによっ
て分断されてしまうことが多い。その結果、基板各部の
電源／ＧＮＤ配線のインダクタンスが不均一になって、
インダクタンスの高い部分ができ、そこに大きな電流が
流れると電位変動が起こって、強い放射ノイズを発生さ
せることがある。またＧＮＤ電位が不安定になって、誤
動作の原因にもなる。
【０００４】本発明は、このような問題を解決するため
に提案されたもので、基板各部の電源／ＧＮＤ配線のイ
ンダクタンスが低くかつ均一で、信頼性の高いプリント
基板を提供することを目的とする。
に提案されたもので、基板各部の電源／ＧＮＤ配線のイ
ンダクタンスが低くかつ均一で、信頼性の高いプリント
基板を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るプリント基板では、各層の電源及び／
又はＧＮＤ配線を、ほぼ同一ピッチの平行線パターンに
形成するとともに、その平行線パターンの向きを層ごと
に直角にずらせて井桁状に組み合わせ、その井桁状に組
み合わせた各層の電源及び／又はＧＮＤ配線どうしを、
互いに交差関係にある位置で、バイアホールを通して接
続した。そして、上記各層の電源及び／又はＧＮＤ配
線、及びバイアホールを避けた状態で、信号配線を設け
るようにした。
に、本発明に係るプリント基板では、各層の電源及び／
又はＧＮＤ配線を、ほぼ同一ピッチの平行線パターンに
形成するとともに、その平行線パターンの向きを層ごと
に直角にずらせて井桁状に組み合わせ、その井桁状に組
み合わせた各層の電源及び／又はＧＮＤ配線どうしを、
互いに交差関係にある位置で、バイアホールを通して接
続した。そして、上記各層の電源及び／又はＧＮＤ配
線、及びバイアホールを避けた状態で、信号配線を設け
るようにした。
【０００６】
【作用】上述のような配線構造としたプリント基板で
は、電源及び／又はＧＮＤ配線がほぼ均一に設けられる
とともに、各層の電源及び／又はＧＮＤ配線の平行線パ
ターンが互いに直角に向けられているため、基板各部の
電源及び／又はＧＮＤ配線のインダクタンスがほぼ均一
となり、しかも各層の電源及び／又はＧＮＤ配線どうし
の電磁的影響が小さくなるため、そのインダクタンスの
値も低くなる。
は、電源及び／又はＧＮＤ配線がほぼ均一に設けられる
とともに、各層の電源及び／又はＧＮＤ配線の平行線パ
ターンが互いに直角に向けられているため、基板各部の
電源及び／又はＧＮＤ配線のインダクタンスがほぼ均一
となり、しかも各層の電源及び／又はＧＮＤ配線どうし
の電磁的影響が小さくなるため、そのインダクタンスの
値も低くなる。
【０００７】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【０００８】図１は、本発明に係るプリント基板の配線
構造を示す斜視図で、２層（両面）基板での例を示した
ものである。
構造を示す斜視図で、２層（両面）基板での例を示した
ものである。
【０００９】図のように、このプリント基板１は、ＩＣ
などの電子部品２を搭載した上層（上面）とその反対側
の下層（下面）とに、電子部品２に接続する信号配線３
と電源／ＧＮＤ配線（電源及び／又はＧＮＤ配線）５と
を設けたものである。
などの電子部品２を搭載した上層（上面）とその反対側
の下層（下面）とに、電子部品２に接続する信号配線３
と電源／ＧＮＤ配線（電源及び／又はＧＮＤ配線）５と
を設けたものである。
【００１０】上下各層の電源／ＧＮＤ配線５ａ，５ｂ
は、それぞれ端部を閉じた平行線パターンに形成される
とともに、その平行線パターンの向きが層ごとに直角に
ずらされて井桁状に組み合わされている。即ち、上層の
電源／ＧＮＤ配線５ａは、基板１の長手方向に平行な平
行線パターン、下層の電源／ＧＮＤ配線５ｂは、基板１
の短手方向に平行な平行線パターンとされている。ま
た、それぞれの平行線パターンのピッチＰはほぼ同一に
設定され、しかも本実施例では、そのピッチＰは、層間
隔Ｄ、つまり基板１の厚さとほぼ同一に設定されてい
る。さらに、井桁状に組み合わせた各層の電源／ＧＮＤ
配線５ａ，５ｂどうしは、互いに交差関係にある各位置
で、多数のバイアホール６を通して接続されている。こ
れらのバイアホール６は、各層の平行線パターンのピッ
チＰがほぼ同一であることから、やはりほぼ同一のピッ
チで並ぶことになる。
は、それぞれ端部を閉じた平行線パターンに形成される
とともに、その平行線パターンの向きが層ごとに直角に
ずらされて井桁状に組み合わされている。即ち、上層の
電源／ＧＮＤ配線５ａは、基板１の長手方向に平行な平
行線パターン、下層の電源／ＧＮＤ配線５ｂは、基板１
の短手方向に平行な平行線パターンとされている。ま
た、それぞれの平行線パターンのピッチＰはほぼ同一に
設定され、しかも本実施例では、そのピッチＰは、層間
隔Ｄ、つまり基板１の厚さとほぼ同一に設定されてい
る。さらに、井桁状に組み合わせた各層の電源／ＧＮＤ
配線５ａ，５ｂどうしは、互いに交差関係にある各位置
で、多数のバイアホール６を通して接続されている。こ
れらのバイアホール６は、各層の平行線パターンのピッ
チＰがほぼ同一であることから、やはりほぼ同一のピッ
チで並ぶことになる。
【００１１】そして電子部品２および信号配線３は、上
記平行線パターンを成す各層の電源／ＧＮＤ配線５ａ，
５ｂ、および層間を結ぶバイアホール６を避けた状態で
設けられている。つまり、電子部品２から出た信号配線
３は、上層では、その上層の電源／ＧＮＤ配線５ａの平
行線パターンと平行に延ばされ、電源／ＧＮＤ配線５ａ
を横断する必要がある場合には、上記バイアホール６と
平行に、同じくバイアホール（不図示）を通して一旦下
層に逃がされ、その下層の電源／ＧＮＤ配線５ｂの平行
線パターンと平行に延ばされてから、適当な位置で再び
バイアホール（不図示）を通して上層に戻される。
記平行線パターンを成す各層の電源／ＧＮＤ配線５ａ，
５ｂ、および層間を結ぶバイアホール６を避けた状態で
設けられている。つまり、電子部品２から出た信号配線
３は、上層では、その上層の電源／ＧＮＤ配線５ａの平
行線パターンと平行に延ばされ、電源／ＧＮＤ配線５ａ
を横断する必要がある場合には、上記バイアホール６と
平行に、同じくバイアホール（不図示）を通して一旦下
層に逃がされ、その下層の電源／ＧＮＤ配線５ｂの平行
線パターンと平行に延ばされてから、適当な位置で再び
バイアホール（不図示）を通して上層に戻される。
【００１２】上述のような配線構造としたプリント基板
１では、電源／ＧＮＤ配線５がほぼ均一に設けられると
ともに、上下各層の電源／ＧＮＤ配線５ａ，５ｂの平行
線パターンが互いに直角に向けられているため、基板各
部の電源／ＧＮＤ配線５のインダクタンスがほぼ均一と
なり、しかも各層の電源／ＧＮＤ配線５ａ，５ｂどうし
の電磁的影響が小さくなるため、そのインダクタンスの
値も低くなる。さらに、本実施例のように、各層の平行
線パターンのピッチＰが層間隔Ｄとほぼ同一であれば、
インダクタンスの均一性がより高まる。
１では、電源／ＧＮＤ配線５がほぼ均一に設けられると
ともに、上下各層の電源／ＧＮＤ配線５ａ，５ｂの平行
線パターンが互いに直角に向けられているため、基板各
部の電源／ＧＮＤ配線５のインダクタンスがほぼ均一と
なり、しかも各層の電源／ＧＮＤ配線５ａ，５ｂどうし
の電磁的影響が小さくなるため、そのインダクタンスの
値も低くなる。さらに、本実施例のように、各層の平行
線パターンのピッチＰが層間隔Ｄとほぼ同一であれば、
インダクタンスの均一性がより高まる。
【００１３】このように、基板各部の電源／ＧＮＤ配線
のインダクタンスが低くかつ均一となることにより、電
位変動による放射ノイズの発生や、不安定なＧＮＤ電位
による誤動作がなくなる。
のインダクタンスが低くかつ均一となることにより、電
位変動による放射ノイズの発生や、不安定なＧＮＤ電位
による誤動作がなくなる。
【００１４】また、多層の電源／ＧＮＤ配線５のうち、
少なくとも１層は基板１の長手方向にのみパターンを配
線することにより、例えば、信号パターンを、第１層で
は基板長手方向に長く、第２層では基板短手方向に長く
配線でき、よって、電源／ＧＮＤ配線５のパターンにぶ
つかるたびにバイアホール６により迂回する必要がなく
なり、効率良く信号パターンを配線することが可能とな
る。
少なくとも１層は基板１の長手方向にのみパターンを配
線することにより、例えば、信号パターンを、第１層で
は基板長手方向に長く、第２層では基板短手方向に長く
配線でき、よって、電源／ＧＮＤ配線５のパターンにぶ
つかるたびにバイアホール６により迂回する必要がなく
なり、効率良く信号パターンを配線することが可能とな
る。
【００１５】なお、本実施例では２層基板の場合につい
て説明したが、３層以上の多層基板の場合には、各層の
電源／ＧＮＤ配線をほぼ同一ピッチの平行線パターンに
形成するとともに、隣り合う層どうしの平行線パターン
の向きを層ごとに直角にずらせて井桁状に組み合わせ、
その井桁状に組み合わせた各層の電源／ＧＮＤ配線どう
しを、互いに交差関係にある位置で、バイアホールを通
して接続する。そして、その各層の電源／ＧＮＤ配線お
よびバイアホールを避けるようにして、信号配線を設け
ればよい。これにより、基板各部の電源／ＧＮＤ配線の
インダクタンスをほぼ均一にかつ低くすることができ
る。さらに、各層の平行線パターンのピッチを層間隔と
ほぼ同一に設定すれば、インダクタンスの均一性をより
高めることができる。
て説明したが、３層以上の多層基板の場合には、各層の
電源／ＧＮＤ配線をほぼ同一ピッチの平行線パターンに
形成するとともに、隣り合う層どうしの平行線パターン
の向きを層ごとに直角にずらせて井桁状に組み合わせ、
その井桁状に組み合わせた各層の電源／ＧＮＤ配線どう
しを、互いに交差関係にある位置で、バイアホールを通
して接続する。そして、その各層の電源／ＧＮＤ配線お
よびバイアホールを避けるようにして、信号配線を設け
ればよい。これにより、基板各部の電源／ＧＮＤ配線の
インダクタンスをほぼ均一にかつ低くすることができ
る。さらに、各層の平行線パターンのピッチを層間隔と
ほぼ同一に設定すれば、インダクタンスの均一性をより
高めることができる。
【００１６】また、電源／ＧＮＤ配線の配線方向と平行
に配線された層を、必要に応じて他の配線層に接続する
部分を有する信号パターンを設ければ、出力と入力との
部品位置が電源／ＧＮＤ配線の延長線上にない場合にも
バイアホールで切り返す必要がなくなり、よって高密度
なパターン配線が可能となる。さらに、その信号パター
ンを電源／ＧＮＤ配線のパターンと平行に形成すれば、
より高密度なパターン配線ができ、その結果、基板サイ
ズをより小さくし得るとともに、ノイズも低減させるこ
とができる。つまり、ノイズは、信号配線と電源／ＧＮ
Ｄ配線とのつくるループ面積に比例するため、高密度な
パターン配線によってそのループ面積を小さくすればノ
イズが低減する。
に配線された層を、必要に応じて他の配線層に接続する
部分を有する信号パターンを設ければ、出力と入力との
部品位置が電源／ＧＮＤ配線の延長線上にない場合にも
バイアホールで切り返す必要がなくなり、よって高密度
なパターン配線が可能となる。さらに、その信号パター
ンを電源／ＧＮＤ配線のパターンと平行に形成すれば、
より高密度なパターン配線ができ、その結果、基板サイ
ズをより小さくし得るとともに、ノイズも低減させるこ
とができる。つまり、ノイズは、信号配線と電源／ＧＮ
Ｄ配線とのつくるループ面積に比例するため、高密度な
パターン配線によってそのループ面積を小さくすればノ
イズが低減する。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
基板各部の電源／ＧＮＤ配線のインダクタンスが低くか
つ均一で、それによって放射ノイズの発生や誤動作を防
止し得る、信頼性の高いプリント基板を実現することが
できる。
基板各部の電源／ＧＮＤ配線のインダクタンスが低くか
つ均一で、それによって放射ノイズの発生や誤動作を防
止し得る、信頼性の高いプリント基板を実現することが
できる。
【図１】本発明の実施例におけるプリント基板の配線構
造を示す斜視図である。
造を示す斜視図である。
１ プリント基板 ２ 電子部品 ３ 信号配線 ５（５ａ，５ｂ） 電源／ＧＮＤ配線 ６ バイアホール
フロントページの続き (72)発明者 竹内 靖 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 逢坂 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 寺山 芳実 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (3)
- 【請求項１】 電子部品を搭載し、該搭載電子部品に接
続する信号配線と電源及び／又はＧＮＤ配線とを多層に
設けて成るプリント基板において、 上記各層の電源及び／又はＧＮＤ配線を、ほぼ同一ピッ
チの平行線パターンに形成するとともに、該平行線パタ
ーンの向きを層ごとに直角にずらせて井桁状に組み合わ
せ、該井桁状に組み合わせた各層の電源及び／又はＧＮ
Ｄ配線どうしを、互いに交差関係にある位置で、バイア
ホールを通して接続し、 該各層の電源及び／又はＧＮＤ配線、及び前記バイアホ
ールを避けた状態で、上記信号配線を設けたことを特徴
とするプリント基板。 - 【請求項２】 前記多層の電源及び／又はＧＮＤ配線の
うち、少なくとも１層は基板の長手方向にのみパターン
を配線したことを特徴とする請求項１記載のプリント基
板。 - 【請求項３】 前記電源及び／又はＧＮＤ配線の配線方
向と平行に配線された層を、必要に応じて他の配線層に
接続する部分を有する信号パターンを設けたことを特徴
とする請求項１又は２記載のプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6257592A JPH0897566A (ja) | 1994-09-26 | 1994-09-26 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6257592A JPH0897566A (ja) | 1994-09-26 | 1994-09-26 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897566A true JPH0897566A (ja) | 1996-04-12 |
Family
ID=17308415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6257592A Pending JPH0897566A (ja) | 1994-09-26 | 1994-09-26 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897566A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321429A (ja) * | 1994-03-31 | 1995-12-08 | Canon Inc | プリント配線板および設計方法 |
-
1994
- 1994-09-26 JP JP6257592A patent/JPH0897566A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321429A (ja) * | 1994-03-31 | 1995-12-08 | Canon Inc | プリント配線板および設計方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199592B2 (ja) | 多層印刷回路基板 | |
| US7411134B1 (en) | Hybrid ground grid for printed circuit board | |
| JPH07272932A (ja) | プリントインダクタ | |
| US5608192A (en) | Multilayer thin-film wiring board | |
| JPH06181389A (ja) | 多層印刷配線板 | |
| JPH0369191A (ja) | 電子部品内蔵の多層プリント基板 | |
| JP3994379B2 (ja) | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 | |
| JPH04340795A (ja) | プリント配線板 | |
| JPH0897566A (ja) | プリント基板 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JP2001189539A (ja) | プリント基板及びその電気部品実装方法 | |
| JPH09246684A (ja) | Ｂｇａ実装構造 | |
| JPH0669613A (ja) | プリント配線板 | |
| JPH03244181A (ja) | プリント配線板の導体パターン形成方法 | |
| JPH09312478A (ja) | 多層配線基板 | |
| JP3008887U (ja) | Ｉｃピッチ変換基板 | |
| JPH0211032B2 (ja) | ||
| JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
| JPH0954788A (ja) | 印刷回路基板の設計方法、印刷回路基板及び印刷回路基板を備える電子機器 | |
| JPH04162669A (ja) | 半導体集積回路 | |
| JPS634694A (ja) | 多層プリント基板 | |
| JPH04261098A (ja) | 多層プリント基板およびその製造方法 | |
| JP2003298245A (ja) | 多層回路基板 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPS60127797A (ja) | 多層プリント配線基板 |