JPS63102400A - 厚膜回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は印刷形成する厚膜回路基板の改良に関するも
のである。

〔従来の技術〕

従来例によるこの種の厚膜回路基板要部の概要構成を第
２図に示す。

すなわち、この第２図従来例構成において、符号１はセ
ラミックなどを用いたベース絶縁基板、２はこのベース
絶縁基板１　、ｈに形成された下層導体、３ａ、３ｂは
この下層導体２を電極とする焼成タイプの酸化ルテニウ
ム系の下層抵抗体、７はこれらを覆うオーバーコート層
である。

しかして、この従来例構成での厚膜回路基板の形成技術
としては、まず、セラミックなどのベース絶縁基板１の
表面に、銀−パラジウムなどの下層導体２を印刷、焼成
した後、酸化ルテニウム系の抵抗ペーストにより、下層
導体２を電極とする下層抵抗体３ａ　、　３ｂを印刷、
焼成し、ついで、これらの−Ｆにあって下層抵抗体３ａ
、３ｂを保護するためのオーバーコート層７を施し、か
つ同下層抵抗体３ａ、３ｂの抵抗値設定のための調整（
トリミング）を行ない、このようにして、目的とする厚
膜回路基板を得るのである。

〔発明が解決しようとする問題点〕

しかしながら、前記従来例での厚膜回路基板に形成する
印刷抵抗体、すなわち下層抵抗体３ａ　、　３ｂには、
一般に酸化ルテニウム系の抵抗ペーストを用いているた
めに、そのパターン印刷後１適常の場合、８５０℃以上
で焼成する必要があり、しかもこのＦ層抵抗体３ａ　、
　３ｂは、繰返し熱履歴を受けると抵抗値が変動するこ
とから、単層にしか構成できず、従って、この印刷抵抗
体の実装密度を向上できなくて、ノ、（板面積を小さく
し得ないと云う問題点があった。

この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、印刷抵抗体
の実装密度を向上させて、基板の小型化を達成し得るよ
うにした。この種の厚膜回路基板を提供することである
。

〔問題点を解決するための手段〕

前記目的を達成するために、この発明に係る厚膜回路基
板は、ベース絶縁基板表面の下層導体上に、焼成タイプ
の酸化ルテニウム系抵抗ペーストを用いて、下層導体を
電極とする下層抵抗体を印刷、焼成させ、かつこれらの
上に層間絶縁層を形成させると共に、層間絶縁層上に、
乾燥硬化タイプのポリマー系導電ペーストを用いて、−
上層導体を印刷、乾燥硬化して形成させ、さらに、乾燥
硬化タイプのポリマーカーボン系抵抗ペーストを用いて
１．上層導体を電極とする上層抵抗体を印刷。

乾燥硬化して形成させ、これらの各抵抗体を二層化構成
したものである。

〔作　　　用〕

すなわち、この発明では、当初に形成される下層抵抗体
に、焼成タイプの酸化ルテニウム系抵抗ペーストを用い
、かつこの下層抵抗体との間に層間絶縁層を介し、次に
形成される上層抵抗体に、乾燥硬化タイプのポリマーカ
ーボン系抵抗ペーストを用いているために、下層抵抗体
に対して熱影響を与えずに上層抵抗体を形成でき、また
、このように各抵抗体を二層化構成することによって、
印刷抵抗体の実装密度の向上、ひいては基板面積の大幅
な縮少、ないしは基板の小型化を図り得るのである。

〔実　施　例〕

以下、この発明に係る厚膜回路基板の一実施例につき、
第１図を参照して詳細に説明する。

第１図はこの実施例による厚膜回路基板の要部構成を示
す断面図であり、この第１図実施例において、前記第２
図従来例と同一符号は同一または相当部分を示している
。

すなわち、この第１図実施例においても、符号ｌはセラ
ミックなどのベース絶縁基板、２はこのベース絶縁基板
ｌ上に形成された下層導体、３ａはこの下層導体２を電
極とする焼成タイプの酸化ルテニウム系の下層抵抗体で
あり、また４は上層。

下層間の層間絶縁層、５はこの居間絶縁層４上に形成さ
れた乾燥硬化タイプのポリマー系の上層導体、６はこの
上層導体５を電極とする乾燥硬化タイプのポリマーカー
ボン系の上層抵抗体、７はこれらを覆うオーバーコート
層である。

しかして、この実施例構成での厚膜回路基板の形成技術
としては、まず、前記従来例構成と同様にして、セラミ
ックなどのベース絶縁基板１の表面に、銀−パラジウム
などの下層導体２を印刷。

焼成した後、酸化ルテニウム系の抵抗ペーストにより、
下層導体２を電極とする下層抵抗体３ａを印刷焼成する
と共に、この下層抵抗体３ａの抵抗値設定のための調整
（トリミング）を行なう。

次に、これらの上にあって、ポリマー絶縁ヘーストを所
定厚さに塗布し、約１５０℃で乾燥硬化して層間絶縁層
４を形成させた後、この層間絶縁層４上にポリマー厚膜
系の導電ペーストを印刷し、かつ約１５０〜２００℃で
乾燥硬化して上層導体５を形成させ、ついで、この上層
導体５を電極とするＬ層抵抗体８を印刷形成させるが、
こ−では、既に形成されている下層抵抗体３ａへの熱履
歴に伴なう抵抗値変動を解消するために、この下層抵抗
体３ａの焼成温度よりも低温（１５０〜２２０℃）で形
成し得る乾燥硬化タイプのポリマー厚膜カーボン系の抵
抗ペーストを、この上層抵抗体Ｂとして用いるのである
。

そしてさらに、こ〜でもこれらを保護するためにポリマ
ー絶縁ペーストにより覆い、かつこれを約１５０℃で乾
燥硬化させてオーバーコート層７とし、かつこの上層抵
抗体６に対しても抵抗値設定のための調整（トリミング
）を行なうのであり、このようにして、目的とする二層
抵抗体による厚膜回路基板、すなわち厚膜ハイブリッド
ＩＣを得るのである。

従って、この実施例構成の場合には、下層抵抗体に対し
て熱影響を与えずに上層抵抗体を形成できると共に、各
抵抗体を二層化構成することで、厚ｌり回路基板におけ
る印刷抵抗体の実装密度の向ヒを図り得るのである。

なお、前記実施例においては、絶縁基板の表側片面に実
施する場合について述べたが、表裏両面に実施すること
によって、より一層、実装密度を向ヒし得る。

〔発明の効果〕

以上詳述したように、この発明によれば、ベース絶縁基
板表面の下層導体上にあって、焼成タイプの酸化ルテニ
ウム系抵抗ペーストにより下層抵抗体を印刷、焼成させ
、かつこれらの上に居間絶縁層を形成させた上で、層間
絶縁層上に、乾燥硬化タイプのポリマー系導電ペースト
により上層導体を印刷、乾燥硬化して形成させ、さらに
、乾燥硬化タイプのポリマーカーボン系抵抗ペーストに
より上層抵抗体を印刷、乾燥硬化して形成させ、これら
の各抵抗体を二層化構成にしたから、それぞれに印刷、
乾燥硬化される後段での上層導体。

および上層抵抗体の形成に際し、印刷、焼成される前段
での下層抵抗体に対して熱影響を与える慣れがなく、こ
のためにこれらの各抵抗体の抵抗値を所期通りに設定で
き、また、このように各抵抗体を二層化構成することに
よって、厚膜回路基板における印刷抵抗体の実装密度の
向上、ひいては基板面積の大幅な縮少、ないしは基板の
小型化を比較的容易に図り得るなどの優れた特長を有す
るものである。

【図面の簡単な説明】

第１図はこの発明に係る厚膜回路基板の一実施例による
要部構成を示す断面図であり、また第２図は同一上基板
の従来例による要部構成を示す断面図である。 ｌ・・・・ベース絶縁基板、２・・・・下層導体、３ａ
・・・・下層抵抗体、４・・・・絶縁層、５・・・・上
層導体、６・・・・上層抵抗体、７・・・・オーバーコ
ート層。 代理人　　大　　岩　　増　　雄 第１＠ 第２図

Claims (1)

【特許請求の範囲】
1. 　ベース絶縁基板の表面上には、下層導体を印刷焼成さ
   せ、また、焼成タイプの酸化ルテニウム系抵抗ペースト
   を用いて、前記下層導体を電極とする下層抵抗体を印刷
   、焼成させ、かつこれらの上に層間絶縁層を形成させる
   と共に、この層間絶縁層上には、乾燥硬化タイプのポリ
   マー系導電ペーストを用いて、上層導体を印刷、乾燥硬
   化して形成させ、さらに、乾燥硬化タイプのポリマーカ
   ーボン系抵抗ペーストを用いて、前記上層導体を電極と
   する上層抵抗体を印刷、乾燥硬化して形成させ、これら
   の各抵抗体を二層化構成したことを特徴とする厚膜回路
   基板。