JPS63102446A - 線路電流検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、線路電流検出回路に関し、特に電話交換機の
２線線路を介して端末装置に電流を供給する回路におい
て、その回路に流れる電流を検出する線路電流検出回路
に関するものである。

〔従来の技術〕

従来、電話交換機における線路電流検出回路は、第９図
に示すようにして電流を検出していた。

第９図において、ＥＰは正電源、Ｅ、は負電源、ＲＤＡ
はＡ線側電流検出抵抗、ＲＤＢはＢ線側電流検出抵抗、
ＴＡはＡＡＩ側端子、ＴＢはＢ線側端子、２ＷＡは２線
線路のＡ線側、２　Ｗ　ａは２線線路のＢ線側、ＩＡは
Ａ線側端子に流入する電流、ＩＢはＢｉ側端子に流出す
る電流、Ｔｒはトランジスタ、ＲＥはエミッタ抵抗、Ｒ
ｅはコレクタ抵抗、ＶＤＥＴは検出電圧である。なお、
特に言及しない限り、素子の記号と素子の値は、同一の
記号と値で表わすものとする。

トランジスタＴｒのベースは、Ａ線側電流検出抵抗ＲＤ
ＡのＡ線側端子ＴＡ側に接続され、エミッタはエミッタ
抵抗ＲＥを介してＲＤ　Ａの負電源側に接続され、コレ
クタはコレクタ抵抗Ｒｃを介して、Ｂ線側電流検出抵抗
ＲＤＢのＢ線側端子ＴＢ側に接続される。２線線路のＡ
線側２ＷＡからＡ線側端子に流入する電流ＩＡは、Ａ線
側電流検出抵抗ＲＤＡを介して負電源ＥＮに流れ、ＲＤ
Ａの両端にＶＤＡの電圧降下を生じる。また、Ｂ線側２
線端子ＴＢから２線線路のＢｆｉ側２ＷＢに流出する電
流ＩＢは、正電源ＥＰからＢ線（Ｉ！Ｉ電流検出抵抗Ｒ
ＤＢを介して流れ、ＲＤＢの両端にＶＤＢの電圧降下を
生じる。トランジスタＴｒの電流増幅率が十分大きいも
のと仮定すると、エミッタ抵抗ＲＥにはＶＤＡからトラ
ンジスタＴｒのベース・エミッタ間電圧ＶＢＥを差し引
いた電圧が印加され、これをＲＥの抵抗値で除算した値
の電流Ｉｃがコレクタ・エミッタ間に流れて、コレクタ
抵抗Ｒｃの両端にＶＣ＝ＩＣ−ＲＣの電圧降下を生じる
。従って、コレクタ抵抗Ｒｃのトランジスタ側とＢ線側
検出抵抗ＲＤＥの正電源側との間の電圧、つまり検出電
圧ｖＤＥＴは、次式で求められる。

Ｖ　Ｄ　Ｅ　７　＝　Ｖ　Ｃ＋　Ｖ　ｐ　Ｂ　＝　Ｒ（
′Ｉ　（＋ＲＤＢ−ＩＢ ＝Ｒｃ（ＶｐＡ　ＶＢＥ）／ＲＥ＋ＲｐＢ−Ｉ　Ｂ＝Ｒ
ｃＣＲＤＡ′ｒＡ−ＶＢＥ）／ＲＥ＋ＲＤＢ・ＩＢ ここで、ＶＢＥを無視すると、次のようになる。

Ｖｐａｒ＝Ｒｃ−ＲｐＡ・ＩＡ／ＲＥ ＋ＲＤ　Ｂ・ＩＢ さらに、Ｒｃ＝ＲＥ、並びにＲＤＡ＝ＲＤＢ＝ＲＤとす
ることにより、次のようになる。

ＶＤＥＴ＝ＲＤ　（ＩＡ＋Ｉ　Ｂ） このように、検出電圧ＶＤＥＴは電流■４とＩＢの和に
比例した電圧となる。従って、線路電流を検出すること
ができる。

〔発明が解決しようとする問題点〕

しかし、第９図の回路では、Ａ線路電流検出回路の電圧
降下を、トランジスタを用いてＢ、ｉｉ側に加算してい
るため、電流■Ａが逆方向となった場合には動作できず
、また、電流が小さい場合には、トランジスタのＶＢＨ
の影響により誤差が大きくなるという問題があった。

本発明の目的は、このような従来の問題を改讐し、電流
方向の制約を受けず、がっ低電流領域でも高精度の検出
が可能な線路電流検出回路を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明の線路電流検出回路は
、２線線路の各々に直列に電流検出素子を接続し、一方
の電流検出素子の一端には第１の電圧電流変換回路の基
準側端子を、該電流検出素子の他端には第２の電圧電流
変換回路の基準側端子を、それぞれ接続し、また第１の
電圧電流変換回路の出力側端子には第１の負荷抵抗を介
して他方の電流検出素子の一端を、第２の電圧電流変換
回路の出力端子には第２の負荷抵抗を介して該電流検出
素子の他端を、それぞれ接続し、両電圧電流変換回路の
制御端子には予め定めた電圧を印加することに特徴があ
る。

〔作　　用〕

本発明においては、複数の電圧電流変換回路の組合わせ
により線路電流の検出を行うとともに、各電圧電流変換
回路には、所定のバイアス電流を流すことによって、電
流方向の制約を受けず、また小電流領域であっても高精
度な検出を行える。

すなわち、第１の電圧電流変換回路の基準側端子と出力
側端子には、２線線路にそれぞれ接続された各電流検出
素子の一端を接続し、第２の電圧電流変換回路の基準側
端子と出力側端子には、該電流検出素子の他端を接続し
て、第１、第２の電圧電流変換回路の制御側端子には所
定のバイアス電圧を印加するのである。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の第１の実施例を示す線路電流検出回
路の構成図である。第１図において、ＲＬｌは第１の負
荷抵抗、ＲＬ２は第２の負荷抵抗、ＶＩＣよけ第１の電
圧電流変換回路、ＶＩＣ２は第２の電圧電流変換回路、
Ｃ○、ＣＴ、ＣＲはそれぞれ第１および第２の電圧電流
変換回路Ｖ　Ｉ　Ｃ１ｔｖＴＣ２の端子であって、Ｃ○
は出力端子、ＣＴは制御端子、ＣＲは基準端子である。

また、Ｅｒはバイアス用電圧源、０１，０２は検出端子
である。ＲＤＡ＋ＲＤＢはＡ線側とＢ線側の電流検出抵
抗、ＥＰ＋ＥＮは正電源と負電源、Ｔ　Ａ　ｒ　Ｔ　Ｂ
はＡ線側とＢ線側の端子、ＩＡ＋ＴＢはＡ線側とＢ線側
に流れる電流、ＶＤＥＴは検出電圧である。

第１の電圧電流変換回路ｖｒｃ１の基準端子ＣＲは、Ａ
線側電流検出抵抗ＲＤＡのＡ線側端子ＴＡ側に接続され
、第２の電圧電流変換回路ＣｌＣ２の基準端子ＣＲはＡ
線側電流検出抵抗ＲＤＡの負電源ＥＮ側に接続される。

また、第１の電圧電流変換回路ｖＴｃ１の出力端子ＣＯ
は、第１の負荷抵抗ＲＬ、を介してＢｌ側電流検出抵抗
ＲＤＢのＢ線側端子の側に接続され、第２の電圧電流変
換回路ＶＩＣ２の出力端子ＣＯは、第２の負荷抵抗ＲＬ
２を介してＢ線側電流検出抵抗ＲＤＢの正電源ＥＰ側に
接続される。そして、両電圧電流変換回路ｖ工Ｃよおよ
びＶＩＣ２の制御端子ＣＴはバイアス用電圧源Ｅｒに接
続される。

電圧電流変換回路Ｖ　Ｉ　Ｃ１、Ｖ　Ｉ　Ｃ２は、基準
端子ＣＲと制御端子ＣＴとの電位差に応じた出力電流（
第１図では、流入電流）を発生する。従って、第１の電
圧電流変換回路ＶＩＣ，の出力には、バイアス用電圧源
Ｅｒの電圧ＥｒからＡ線側電流検出抵抗ＲＤＡの両端に
発生する電圧、すなわちＡ線側端子に流れる電流ＩＡと
抵抗値ＲＤ　Ａとの積に相当する電圧に対応した電流が
流れ、一方、第２の電圧電流変換回路ＶＩＣ２の出力に
は、バイアス用電圧源Ｅｒに対応した電流が流れる。こ
こで、第１と第２の電圧電流変換回路Ｖ　Ｉ　Ｃ１、Ｖ
　Ｔ　Ｃ２の変換係数を各々Ｋｌ＋に２で表わすと、第
１および第２の電圧電流変換回路Ｖ　Ｉ　Ｃ１、Ｖ　Ｉ
　Ｃ２の出力電流ＩＶＩＣ！およびＩＶＩＣ２は１次式
のように表わされる。

Ｉｖ＋ｃｘ＝Ｋｘ（Ｅｒ　　ＩＡ゛ＲｐＡ）Ｉ　Ｖ　Ｉ
　Ｃ２°に２１Ｅｒ これらの電流は、各々負荷抵抗ＲＬ、、ＲＬ２に流れて
、次の値の電圧降下を生じる。

Ｉｖｘｃｌ・ＲＴ−ｓ　＝に１（Ｅｒ−ＩＡ−ＲｐＡ）
・ＲＬＩ ＴＶＩＣ２−Ｒ［，２＝に２　・Ｅｒ−ＲＬ２さらに、
Ｋ１・ＲＬ１＝１．に２・ＲＬ２＝１となるように、各
煩を選定すると、上式は各々次式のように整理される。

Ｋｌ（Ｅ　ｒ　　Ｔ　Ａ−ＲｐＡ）・ＲＬ１＝Ｅｒ　ｒ
Ａ”ＲＤＡ Ｋ２　費Ｅ　ｒ−ＲＬ２　＝Ｅ　ｒ Ｂ線側電流検出低抗ＲＤＢの両端には、Ｂ線側端子に流
れる電流ＩＢにより、ＴＢ’ＲＤＢなる電圧降下が発生
する。

以上の電圧変化を、正電源ＥＰの正極性を基準電位とし
て、電圧極性を考慮して整理すると、検出端子Ｏ工の電
位は−Ｔ　Ｂ−Ｒｐ　Ｂ−（Ｅｒ　−Ｔ　Ａ　・ＲＤＡ
）となり、また検出端子０２の電位は、−Ｅｒとなる。

従って、検出電圧ＶＤＥＴは、検出端子０１の電圧から
０２の電圧を減箕したものであるから、次のようになる
。

ＶＤＥＴ＝　ＣＴｐ−Ｒｐｓ　　（Ｅｒ　　ＴＡ・Ｒｏ
Ａ）］　−（−Ｅ　ｒ） ＝　　ｌ５１ＲｐＢ＋ＩＡ０Ｒ＋：ｒＡここで、ＲＤＡ
とＲＤＢとを同一の抵抗値ＲＤに選定すると、上式はさ
らに整理されて、次式となる。

ＶｐＥｒ＝（ＩＡ　　ＩＢ）・Ｒ＋：＋従って、検出電
圧は、Ａ線側端子およびＢ線側端子に流れる電流の差に
比例した電流となる。

第１図（ｂ）は、第１図（、）の電圧電流検出回路の出
力端子と負荷抵抗との関係を逆にした回路図である。す
なわち、第】の電圧電流変換回路ｖｒｃ１の出力を第２
の負荷抵抗Ｒ［，２に、第２の電圧電流変換回路ｖ■Ｃ
２の出力を第１の負荷抵抗ＲＬ、に、それぞれ接続した
ものである。この回路構成では、Ｂ腺側電流検出抵抗Ｒ
ＤＢの電圧降下、つまり■Ｂ−ＲＤ日＝ＴＢ−ＲＤの極
性が逆となり、検出電圧ｖＤＥＴは次のようになる。

ＶＤＥＴ＝　（ＴＡ＋ＴＢ）　　・ＲＤ従って、検出電
圧は、Ａ線側端子およびＢ線側端子に流れる電流の和に
比例した電流となる。

ここまでの説明においては、第１の電圧電流変換回路Ｖ
ＴＣ１に流れる電流がＡ線画電流検出抵抗ＲＤＡに流れ
ることによる影響について、詳述しなかったが、この影
響は＠１の電圧電流変換回路ＶＩＣ１の変換係数Ｋｌを
調整することにより補正することができる。また、第２
の電圧電流変換回路Ｖ　Ｔ　Ｃ２に関連する素子値、例
えばに２＋ＲＬ２　（第１図（ａ）の場合）を変更する
ことにより。

検出電圧に所定の電圧の偏移を付加することも可能であ
り、この偏移は検出端子０１，０２に後置する図示して
いない検出回路に対する閾値として利用することができ
る。

このように、本実施例においては、両電圧電流変換回路
ＶＩＣ１，ＶＩＣ２がバイアス用電源に。

よりバイアスされているため、たとえ電圧電流変換回路
が単一の極性のみに応動するものであっても、両極性の
電流を検出することが可能である。

さらに、微小電流領域における劣化の原因がなくなる。

従って、従来の技術に比べて、電流極性に対する制約条
件が解消され、小電流領域における検出精度は向上され
る。

第２図は、本発明の第２の実施例を示す線路電流検出回
路の構成図であって、第１図の具体例でもある。第２図
において、Ｔ　ｒ　１　、　Ｔ　ｒ　２はトランジスタ
、ＲＣ１＋　ＲＣ２は係数抵抗、７Ｄはツェナダイオー
ド、Ｒｚは電流制限抵抗であり、その他の記号は第１図
と同じものを表わす。

正電源ＥＰと負電源Ｅ、間には、電流制限抵抗Ｒｚとツ
ェナダイオードＺＤの直列回路が接続され、第１図にお
けるバイアス用電圧源Ｅｒに相当する電圧を発生する。

電圧電流変換回路Ｖ丁Ｃｘ、ＶＩＣ２は、トランジスタ
Ｔ　ｒ　１およびＴ　ｒ　２とそのエミッタ個に接続さ
れた係数抵抗Ｒｃ、およびＲＣ２で構成される。すなわ
ち、係数抵抗ＲＣ１ｒ　ＲＣ２とトランジスタＴ　ｒ　
１　、　Ｔ　ｒ　２のベース間の電圧からトランジスタ
Ｔｒ１．Ｔｒ２のベース・エミッタ間電圧を減じた電圧
が係数抵抗ＲＣ１＋　ＲＣ２の両端に印加され、その電
圧を係数抵抗ＲＣ１ｒ　ＲＣ２で除算した値の電流が、
トランジスタＴｒよ、Ｔｒ２のコレクタに出力され、電
圧電流変換が実現される。このとき、トランジスタＴｒ
１．Ｔ’ｒ２には、ツェナダイオードＺＤの電圧により
定常的に電流が流れており、両トランジスタＴ　ｒ　１
ｙ　Ｔ　ｒ　２のベース・エミッタ間電圧はほぼ等しい
値となる。

ベース・エミッタ間電圧の絶対値は温度特性を有してい
るため、若干の変動を伴うが、第１図で述べたように、
本発明ではそのｆｉｂｒｅは除去される。

また、ツェナ電圧は、線路電流検出回路に後置さオする
比較回路の基＄電圧としても利用できる。

第３図は、本発明の第３の実施例を示す線路電流検出回
路の構成図である。第３図において、ＯＰｌ、ＯＰｌは
演算増幅器であり、その他の記号は第１図と同じものを
表わす。

演算増幅器ｏｐ、、○Ｐ２は、トランジスタＴｔ工ＩＴ
ｒ２のエミッタから負側入力端子に帰還がかけられて電
圧フォロワーを形成し、トランジスタＴ　ｒ　１　、Ｔ
　ｒ　２のエミッタ電位はツェナダイオードＺＤの電位
と等しい値となる。従って、第２図におけるトランジス
タＴｒ□、Ｔ　ｒ　２の・く−ス・エミッタ間の電圧の
影響を除去できる。この回路は、第１の実施例で述べた
検出電圧に所定の電圧の偏移を付加する場合に、その偏
移電圧を高精度化することができる。

第４図は、本発明の第４の実施例を示す線路電流検出回
路の構成図であり、第２図と第３図の各実施例の中間的
構成を示すものである。

第４図では、電圧電流変換回路の一方にのみ、第３図と
同じような演算増幅器を用いており、かつ両トランジス
タＴｒｙ、Ｔｒ２のベース相互を接続している。これに
より、第２図におけるベース・エミッタ間電圧を補償す
ること、つまり実質的に零とすることができる。

第５図は、本発明の第５の実施例を示す線路電流検出回
路の構成図である。第５図において、ＲＥＧはシャント
レギュレータであって、Ｋはカソード、Ａはアノード、
Ｒｅｆは基準端子であり、その他の記号は第１図と同じ
ものを表わす。

３端子シヤントレギュレータＲＥＱは、７ノードＡと制
御端子間の電圧が素子固有の値（一般的には２．５Ｖ　
）より高くなった場合には、カソードＫに流入する電流
が増加し、低くなると減少する素子である。従って、一
方のトランジスタ、つまり本実施例ではＴ　ｒ　２のエ
ミッタ電工が前記固有の値より高い場合には、カソード
Ｋに流入する電流が増加し、電流制限抵抗Ｒｚによる電
圧降下が増加し、カソード電位、つまりトランジスタＴ
　ｒ　２のベース電位が低下し、これに伴ってニミッタ
電位も低下する。これは、負帰還動作であるため、結局
、係数抵抗ＲＣ２の両端電圧は前記固有の値に制御され
る。従って、第４図の実施例と同じ効果を得ることがで
きる。

このように、第５図の実施例では、単一の素子、つまり
３端子シヤントレギュレータのみで、第４図に示す演算
増幅器○Ｐ２とツェナダイオードＺＤの両者の機能を実
現できる。

第６図は、本発明の第６の実施例を示す線路電流検出回
路の構成図である。第６図において、ＣＭＰは比較回路
、■＋は比較回路の正電源端子、■−は比較回路の負電
源端子であり、その他の記号は第１図〜第５図と同じも
のを表わす。

検出電圧ＶＤＥＴを判定するための比較回路ＣＭＰの入
力端子は、検出端子０１，０２に接続さ九る。本実施例
では、この比較回路ＣＭＰの動作電流、例えば正電源端
子と負電源端子間の電圧電流特性を電流制限素子として
使用しているワニの構成では、比較回路ＣＭＰには必要
最小限の電流が供給されるとともに、電流制限素子で消
費されていた電力を削減することが可能である。

従って、第６図の実施例では、電源の効率的利用が図れ
る。また、この実施例では、３端子シヤントレギュレー
タを用いた例を示しているが、ツェナダイオードの場合
にも同じような効果が得られる。

第７図は、本発明の第７の実施例を示す線路電流検出回
路の構成図であって、電流検出素子として抵抗以外の素
子の適用が可能であることを示す図である８第７図にお
いて、ＤＡＩ　、ＤＡ２．ＤＢ工、ＤＢ２はダイオード
であり、その他の記号は第１図〜第６図と同じものを表
わす。

用途によっては電流検出素子による電圧降下を一定値以
内に制限する必要がある場合や、比較回路への過大な入
力を防止するため、電流検出素子の電圧降下を制限する
ことが要求される場合がある。第７図の実施例では、電
流検出素子としてダイオードＤＡ、、ＤＡ２　、ＤＢ工
、ＤＲ２を使用したもので、ダイオードの非線形特性に
より、電流検出素子の電圧降下を一定値以下に制限する
ことができる。なお、この例では、ダイオードの順方向
の電圧降下は約０．７ＳＶである。

また、本実施例で示した植成以外にも、種々の電流検出
素子や回路を用いることができる。例えば、ダイオード
に抵抗を直列、並列に組合わせた回路や、ツェナダイオ
ード等や、さらには電流極性に応じて検出特性を変更し
た回路等を用いることが可能である。

第８図は、本発明の第８の実施例を示す線路電流検出回
路の構成図であって、和電流と差電流とを同時に検出で
きるようにした回路である。

第８図において、記号の添字のＣは和電流検出に関係す
る素子を、添字のｄは差電流検出に関係する素子を、そ
れぞれ表わしている。この場合、差電流検出に関する動
作は、第１図（ａ）の説明と同じであり、また和電流検
品に関する動作は、第１図（ｂ）の説明と同じである。

従って、詳細な説明は省略するが、この図から明らかな
ことは、和電流および差電流が同時に検出できることで
ある。

以上の実施例では、検出電圧に対して所定の偏移を付加
できることを示したが、この偏移量を線路電流検出回路
に後置する比較回路の出力、つまり比較結果により切替
えれば、履歴特性を実現することができる。

このように、本実施例においては、負荷抵抗ＲＬよ、Ｒ
Ｌ２に常時電流が流れるため、その両端には常時電圧が
発注することになり、検出回路の動作に必要な電圧、例
えば、正電源ＥＰの正極性に対して所定の電圧を得るこ
とができる。

また、第５図の実施例においては、回路の簡略化を図る
ことができ。第６図の実施例においては。

回路で消費する電力を効率的に使用して、消費電力の削
減を図ることができる。

〔発明の効果〕

以上説明したように、本発明によれば、複数の電圧電流
変換回路では、Ａ線側およびＢ線側に流汎る電流が零で
あっても、バイアス電流が流れるため、電圧電流変換回
路が活性状態となり、検出する電流方向にかかわりなく
検出できるとともに、高精度の検出を実現することがで
きる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す線路電流検出回路
の構成図、第２図は本発明の第２の実施例を示す線路電
流検出回路の構成図、第３図は本発明の第３の実施例を
示す線路電流検出回路の構成図、第４図は本発明の第４
の実施例を示す線路電流検出回路の構成図、第５図は本
発明の第５の実施例を示す線路電流検出回路の構成図、
第６図は本発明の第６の実施例を示す線路電流検出回路
の構成図、第７図は本発明の第７の実施例を示す線路電
流検出回路の構成図、第８図は本発明の第８の実施例を
示す線路電流検出回路の構成図、第９図は従来の線路電
流検出回路の構成図である。 ＲＤＡ：Ａ線路電流検出回路、ＲＤＢ：Ｂ線画電流検出
抵抗、Ｔｒ、Ｔｒ工、Ｔｒ２　：　トランジスタ、ＲＥ
：エミッタ抵抗、Ｒｃ：コレクタ抵抗、ＥＰ：正電源、
ＥＮ：負電源、Ｔ−、、：Ａ線側端子、’ｒＢ：　Ｂ線
側端子、２ＷＡ：２線線路のＡ線側、２ＷＢ：　２腺線
路のＢ線側、工Ａ：へ線側端子に流れる電流、ＴＢ：Ｂ
線側端子に流れる電流、ＶＤＥＴ：検出電圧、ＲＬ、、
ＲＬ、、：負ａｍ抗−Ｖ　Ｉ　Ｃ１、Ｖ　Ｉ　Ｃ２：電
圧電流変換回路、ｃＯ：電圧電流変換回路の出力端子、
ＣＴ：電圧電流変換回路の制御端子、ＣＲ：電圧電流変
換回路の基準端子、Ｅｒ：バイアス用電圧源、０１＋０
２＝検出端子、ＲＣｌ、Ｒ（２：係数抵抗、ＺＤ：ツェ
ナダイオード、ＲＺ：電流制限抵抗、○ＰＡＤ。 ○ＰＡ２：演算増幅器、Ｄ、Ａｌ　＋　ＤＡ２　＋　１
ａｓｔ　ＩＤＢ２　　：ダイオード。

Claims (3)

【特許請求の範囲】
1. （１）２線線路の各々に直列に電流検出素子を接続し、
   一方の電流検出素子の一端には第１の電圧電流変換回路
   の基準側端子を、該電流検出素子の他端には第２の電圧
   電流変換回路の基準側端子を、それぞれ接続し、また第
   １の電圧電流変換回路の出力側端子には第１の負荷抵抗
   を介して他方の電流検出素子の一端を、第２の電圧電流
   変換回路の出力端子には第２の負荷抵抗を介して該電流
   検出素子の他端を、それぞれ接続し、両電圧電流変換回
   路の制御端子には予め定めた電圧を印加することを特徴
   とする線路電流検出回路。
2. （２）上記電圧電流変換回路の少なくとも一方には、３
   端子レギュレータのカソード・基準端子間にトランジス
   タのベースおよびエミッタを、また基準端子・アノード
   間に係数抵抗を、それぞれ接続することを特徴とする特
   許請求の範囲第１項記載の線路電流検出回路。
3. （３）上記電圧電流変換回路の制御端子に印加する電圧
   発生回路の駆動電流は、線路電流検出回路に後置する比
   較回路の動作電流を用いて供給することを特徴とする特
   許請求の範囲第１項または第２項記載の線路電流検出回
   路。