JPS6310518A - アモルフアスシリコン膜の製造方法 - Google Patents
アモルフアスシリコン膜の製造方法Info
- Publication number
- JPS6310518A JPS6310518A JP61154185A JP15418586A JPS6310518A JP S6310518 A JPS6310518 A JP S6310518A JP 61154185 A JP61154185 A JP 61154185A JP 15418586 A JP15418586 A JP 15418586A JP S6310518 A JPS6310518 A JP S6310518A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- layer
- buffer layer
- internal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、膜が有する内部応力を緩和するようにしたア
モルファスシリコン（以下ａ−８ｉと記す）膜の製造方
法に関するものである。
モルファスシリコン（以下ａ−８ｉと記す）膜の製造方
法に関するものである。
（従来技術）
第２図は、石英、パイ１・ｙクス等のガラス基板１上に
、光導電層としてノンドープのａ−Ｓｉ：Ｈ［１１１Ｃ
以下単にｉ層ともいう）２を形成し、さらに電極取出部
にリン（Ｐ）がドープされたｎ０オ一ミツクコンタクト
層３．Ａ１．Ｃｒ等の金属電極４を順次積層してなる典
型的なコプレナー型フォトセルの構造を示したものであ
る。この従来例のような高い光導電層を有する（デバイ
スグレードの）ノンドープａ−Ｓｉ：Ｈ膜は、その膜中
に１０＠〜１Ｇ”ダイン／ｄの大きさの圧縮型内部応力
を持っている（Ｊ、Ｊ、Ａ、Ｐ、２２，５．１６７（１
９１１３） Ｋ、ＱＺＡＩＡら参照）。
、光導電層としてノンドープのａ−Ｓｉ：Ｈ［１１１Ｃ
以下単にｉ層ともいう）２を形成し、さらに電極取出部
にリン（Ｐ）がドープされたｎ０オ一ミツクコンタクト
層３．Ａ１．Ｃｒ等の金属電極４を順次積層してなる典
型的なコプレナー型フォトセルの構造を示したものであ
る。この従来例のような高い光導電層を有する（デバイ
スグレードの）ノンドープａ−Ｓｉ：Ｈ膜は、その膜中
に１０＠〜１Ｇ”ダイン／ｄの大きさの圧縮型内部応力
を持っている（Ｊ、Ｊ、Ａ、Ｐ、２２，５．１６７（１
９１１３） Ｋ、ＱＺＡＩＡら参照）。
例えば第３図に示したように、光導重度が１Ｏ−６（Ω
−’ Ｑｌ −’ ）以上を持つ膜の内部応力は２〜４
ＸＩＯ’ダイン／ｄと大きい、ここで圧縮型とは、膜が
伸びようとする状態を言う、膜の内部応力が大きいと、
膜と基板との付着力が弱い場合には、膜が基板から剥離
したり、しわが寄ったりする。
−’ Ｑｌ −’ ）以上を持つ膜の内部応力は２〜４
ＸＩＯ’ダイン／ｄと大きい、ここで圧縮型とは、膜が
伸びようとする状態を言う、膜の内部応力が大きいと、
膜と基板との付着力が弱い場合には、膜が基板から剥離
したり、しわが寄ったりする。
ａ−５ｉ：Ｈの膜中応力を減少させる試みとしては、原
料ガスとしてのＳｉＨ４ガスと５ｉ２Ｈ，ガスの混合比
により応力をコントロールしたものや。
料ガスとしてのＳｉＨ４ガスと５ｉ２Ｈ，ガスの混合比
により応力をコントロールしたものや。
ＳＬ、Ｈ，系の膜（低応力）とＳｉＨ４系の膜（高応力
）との積層構成が報告されている（′８５秋応物予稿集
、 ｐ７２１．３ｐ−ＺＡ−１６参照）、シカシ前者ニ
オイては、ＳＬ、Ｈ，ガスによるａ−８ｉｌ［ｌの光導
電特性の劣化という欠点を有し、また後者においては。
）との積層構成が報告されている（′８５秋応物予稿集
、 ｐ７２１．３ｐ−ＺＡ−１６参照）、シカシ前者ニ
オイては、ＳＬ、Ｈ，ガスによるａ−８ｉｌ［ｌの光導
電特性の劣化という欠点を有し、また後者においては。
ガス種の切り替えによるガスの混成に基づく特性劣化、
再現性に問題を有している。
再現性に問題を有している。
（発明の目的）
本発明は、上記従来技術の問題点を解決するもので、基
板とａ−Ｓｉ： Ｈ膜（ｉ層）との間にバッファ層を設
けることにより、ｉ層が有する内部応力を緩和するよう
にしたａ−３Ｌ膜の製造方法を提供するものである。
板とａ−Ｓｉ： Ｈ膜（ｉ層）との間にバッファ層を設
けることにより、ｉ層が有する内部応力を緩和するよう
にしたａ−３Ｌ膜の製造方法を提供するものである。
（発明の構成）
上記目的を達成するために、プラズマＣＶＤ法により、
ガラス基板上に少なくとも２層のａ −Ｓ ｉ：Ｈ膜を
積層し、その成膜条件として、成膜時の基板温度を基板
に近い層から遠い層にいくに従って順次高くなるように
して形成するか、あるいは成膜時のＳｉＨ，ガス圧力を
基板に近い層から遠い層にいくに従って順次低くなるよ
うにして形成するか、若しくはその両方を併用して形成
するものである。
ガラス基板上に少なくとも２層のａ −Ｓ ｉ：Ｈ膜を
積層し、その成膜条件として、成膜時の基板温度を基板
に近い層から遠い層にいくに従って順次高くなるように
して形成するか、あるいは成膜時のＳｉＨ，ガス圧力を
基板に近い層から遠い層にいくに従って順次低くなるよ
うにして形成するか、若しくはその両方を併用して形成
するものである。
この構成によれば、基板とデバイスグレードのｉ層との
間にバッファ層が介在することになり、ｉ層が持つ内部
応力が緩和され、膜の剥離やクラック、浮きを防止する
ことができる。
間にバッファ層が介在することになり、ｉ層が持つ内部
応力が緩和され、膜の剥離やクラック、浮きを防止する
ことができる。
（実施例）
以下、図面に基づき実施例を詳細に説明する。
第１図は１本発明の一実施例を示したもので、第２図と
同一符号のものは同一のものを示しており、また５は、
ガラス基板１とデバイスグレードの１層２との間に設け
られた。ａ−５ｉ：Ｈからなるバッファ層である。
同一符号のものは同一のものを示しており、また５は、
ガラス基板１とデバイスグレードの１層２との間に設け
られた。ａ−５ｉ：Ｈからなるバッファ層である。
このバッファ層５は、１層２に比べて小さい内部応力を
持つ、従って、基板１とバッファ層５との剥離は起きに
くい、また、バッファ層５のもう一つの役割は、その熱
膨張率の値が１層２に比べてガラス基板１の熱膨張率に
近いため、熱応力による膜の剥がれも起きにくいという
ことである。
持つ、従って、基板１とバッファ層５との剥離は起きに
くい、また、バッファ層５のもう一つの役割は、その熱
膨張率の値が１層２に比べてガラス基板１の熱膨張率に
近いため、熱応力による膜の剥がれも起きにくいという
ことである。
パイレックス基板の熱膨張係数は３．３Ｘ１０−’／’
Ｃ、ノンドープのａ−Ｓｉ：Ｈ膜の熱膨張係数は１．２
Ｘ１０−’／’Ｃであり、これに対し、バッファ層のそ
れを、１．９〜２．８ Ｘ １０−＠／ ”Ｃとするこ
とができる（成膜条件により異なる）。
Ｃ、ノンドープのａ−Ｓｉ：Ｈ膜の熱膨張係数は１．２
Ｘ１０−’／’Ｃであり、これに対し、バッファ層のそ
れを、１．９〜２．８ Ｘ １０−＠／ ”Ｃとするこ
とができる（成膜条件により異なる）。
バッファ層５の成膜条件の特徴は、■デバイスグレード
の１層２に比べてＳ ｉ Ｈ，ガス圧力を高くすること
、あるいは、■ １層２に比べて基板温度を低くするこ
と、である、第４図は、ＳｉＨ。
の１層２に比べてＳ ｉ Ｈ，ガス圧力を高くすること
、あるいは、■ １層２に比べて基板温度を低くするこ
と、である、第４図は、ＳｉＨ。
ガス圧力と膜の内部応力との関係を示したものであり、
また第５図は、基板温度と膜の内部応力との関係を示し
たものである。これらの図から、ガス圧が高い程、また
基板温度が低い程、圧縮型の内部応力は小さくなること
が判る。
また第５図は、基板温度と膜の内部応力との関係を示し
たものである。これらの図から、ガス圧が高い程、また
基板温度が低い程、圧縮型の内部応力は小さくなること
が判る。
ａ−Ｓｉ：Ｈ膜とガラス基板との付着力の評価は。
ａ−Ｓｉ： Ｈ膜に金属針で傷をつけ、その傷の幅によ
り判定する方法がある。この傷の幅が小さい程、付着力
は大きい、従来の単層の場合のａ−Ｓｉ：Ｈ膜は、この
傷の幅が１０〜５０ｍｍとかなり大きいが、本発明構成
のものでは、Ｌｏｏｍ以下である。（幅の値は、使用す
る金属針の太さによるが、これを用いて相対的な付着力
を評価することができる）。
り判定する方法がある。この傷の幅が小さい程、付着力
は大きい、従来の単層の場合のａ−Ｓｉ：Ｈ膜は、この
傷の幅が１０〜５０ｍｍとかなり大きいが、本発明構成
のものでは、Ｌｏｏｍ以下である。（幅の値は、使用す
る金属針の太さによるが、これを用いて相対的な付着力
を評価することができる）。
デバイス化湿式プロセスにおいて、プロセス途中でａ−
Ｓｉ：Ｈ膜の剥離という故障が生じるのは、傷の幅が３
５ｍｍ以上の場合であった。従って従来法においてはプ
ロセス途中でａ−Ｓｉ： Ｈ膜の剥離という故障が発生
することもあったが、本発明の構成により、それは皆無
となった。
Ｓｉ：Ｈ膜の剥離という故障が生じるのは、傷の幅が３
５ｍｍ以上の場合であった。従って従来法においてはプ
ロセス途中でａ−Ｓｉ： Ｈ膜の剥離という故障が発生
することもあったが、本発明の構成により、それは皆無
となった。
次に、１層２とバッファ層５との具体的な作製条件を説
明する。まず、ａ−Ｓｉ： Ｈは、容量結合型ＲＦグロ
ー放電法によってアース側のガラス基板上に堆積させる
。
明する。まず、ａ−Ｓｉ： Ｈは、容量結合型ＲＦグロ
ー放電法によってアース側のガラス基板上に堆積させる
。
デバイスグレードの１層２の成膜条件は、基板温度；２
６０〜３００℃、ＲＦパワー；１０〜４０Ｗ。
６０〜３００℃、ＲＦパワー；１０〜４０Ｗ。
ＳｉＨ，ガス圧力； ０．０７〜０．２Ｔｏｒｒ、ガス
流量；５〜３０３ｃｃＩｍ、電極間隔；３６ｍｍである
。膜厚は８０００〜１２０００人が望ましい。
流量；５〜３０３ｃｃＩｍ、電極間隔；３６ｍｍである
。膜厚は８０００〜１２０００人が望ましい。
バッファ層５の成膜条件は、基板温度；１４０〜２００
℃、ＲＦパワー；１０〜４０Ｗ、ＳｉＨ，ガス圧力；０
．２Ｓ〜０．４Ｔｏｒｒ、ガス流量；５〜３０３ｃｃ１
１であり、膜厚は１００〜２０００人が望ましい。
℃、ＲＦパワー；１０〜４０Ｗ、ＳｉＨ，ガス圧力；０
．２Ｓ〜０．４Ｔｏｒｒ、ガス流量；５〜３０３ｃｃ１
１であり、膜厚は１００〜２０００人が望ましい。
上記バッファ層の成膜条件のうち、基板温度とＳｉＨ４
ガス圧力は、そのどちらかがこの条件であればよく、他
は１層２の条件と同一で構わない。
ガス圧力は、そのどちらかがこの条件であればよく、他
は１層２の条件と同一で構わない。
例えば、基板温度のみを変えてバッファ層を形成する場
合、まず、基板温度を２００℃、ＲＦパワーを２０Ｗ、
５ｉ）Ｉ４圧力を０．ＩＴｏｒｒ、ガス流量を３０ｓｃ
ｃ麿とし、約２０００人のバッファ層をプラズマ放電に
より形成する。その後、プラズマ放電を止め。
合、まず、基板温度を２００℃、ＲＦパワーを２０Ｗ、
５ｉ）Ｉ４圧力を０．ＩＴｏｒｒ、ガス流量を３０ｓｃ
ｃ麿とし、約２０００人のバッファ層をプラズマ放電に
より形成する。その後、プラズマ放電を止め。
ＳｉＨ，ガスを流したまま圧力を０．ＩＴ’ｏｒｒに保
ち。
ち。
基板温度を２９０℃まで上げる。そこで再びプラズマ放
電を開始し、膜厚にして約ａｏｏｏ人のｉ層を形成する
。
電を開始し、膜厚にして約ａｏｏｏ人のｉ層を形成する
。
（発明の効果）
以上説明したように１本発明によれば、基板とデバイス
グレードのａ−Ｓｉ： Ｈ膜との間にバッファ層を設け
ることにより、ａ−Ｓｉ：Ｈ膜が有する内部応力が緩和
され、内部応力に起因する膜の剥離やクラック、浮き等
の発生を防止することができ、従ってａ−８Ｌ：Ｈ膜を
光導電層とするデバイスの信頼性を高めることができる
。
グレードのａ−Ｓｉ： Ｈ膜との間にバッファ層を設け
ることにより、ａ−Ｓｉ：Ｈ膜が有する内部応力が緩和
され、内部応力に起因する膜の剥離やクラック、浮き等
の発生を防止することができ、従ってａ−８Ｌ：Ｈ膜を
光導電層とするデバイスの信頼性を高めることができる
。
第１図は、本発明の一実施例の断面図、第２図は、従来
例の断面図、第３図は、ａ−Ｓｉ： Ｈ膜の光導電層と
内部応力との関係を示す図、第４図は、ＳｉＨ４ガス圧
力と内部応力との関係を示す図、第５図は、基板温度と
内部応力との関係を示す図である。 １ ・・・ガラス基板、 ２ ・・・ノンドープのａ−
Ｓｉ：Ｈ膜（ｉ層）、 ３ ・・・オーミックコンタク
ト層、 ４・・・金属電極、 ５・・・バッファ層。 特許出願人 株式会社 リ コー 第１図 第２図 １・力１ラス茶振 ２−ａ−ＳｉＨＭｌ（ｉ層臂） ３・・・オーミックコンタクト層 ４・・＆−５Ｉ４ＬｙＩＩ ５ ・バッファ ・１ 第３図 第４図 号 第５図 基組−Ｘ及−
例の断面図、第３図は、ａ−Ｓｉ： Ｈ膜の光導電層と
内部応力との関係を示す図、第４図は、ＳｉＨ４ガス圧
力と内部応力との関係を示す図、第５図は、基板温度と
内部応力との関係を示す図である。 １ ・・・ガラス基板、 ２ ・・・ノンドープのａ−
Ｓｉ：Ｈ膜（ｉ層）、 ３ ・・・オーミックコンタク
ト層、 ４・・・金属電極、 ５・・・バッファ層。 特許出願人 株式会社 リ コー 第１図 第２図 １・力１ラス茶振 ２−ａ−ＳｉＨＭｌ（ｉ層臂） ３・・・オーミックコンタクト層 ４・・＆−５Ｉ４ＬｙＩＩ ５ ・バッファ ・１ 第３図 第４図 号 第５図 基組−Ｘ及−
Claims (1)
- 【特許請求の範囲】 プラズマＣＶＤ法により、ガラス等の絶縁基板上に少な
くとも２層のａ−Ｓｉ：Ｈ膜を積層し、その成膜条件が
、下記に示す条件のうちのいずれか一つに該当すること
を特徴とするアモルファスシリコン膜の製造方法。 条件１ 前記少なくとも２層のａ−Ｓｉ：Ｈ膜の成膜時の基板温
度が、基板に近い層から遠い層にいくに従って順次高く
なるようにして形成すること。 条件２ 前記少なくとも２層のａ−Ｓｉ：Ｈ膜の成膜時のＳｉＨ
＿４ガス圧力が、基板に近い層から遠い層にいくに従っ
て順次低くなるようにして形成すること。 条件３ 前記少なくとも２層のａ−Ｓｉ：Ｈ膜の成膜時の基板温
度が、基板に近い層から遠い層にいくに従って順次高く
なり、かつＳｉＨ＿４ガス圧力が順次低くなるようにし
て形成すること。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154185A JPS6310518A (ja) | 1986-07-02 | 1986-07-02 | アモルフアスシリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154185A JPS6310518A (ja) | 1986-07-02 | 1986-07-02 | アモルフアスシリコン膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6310518A true JPS6310518A (ja) | 1988-01-18 |
Family
ID=15578694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61154185A Pending JPS6310518A (ja) | 1986-07-02 | 1986-07-02 | アモルフアスシリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310518A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291044A (ja) * | 1993-01-28 | 1994-10-18 | Applied Materials Inc | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 |
-
1986
- 1986-07-02 JP JP61154185A patent/JPS6310518A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291044A (ja) * | 1993-01-28 | 1994-10-18 | Applied Materials Inc | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8269908B2 (en) | Thin-film transistor, method of manufacturing the same, and display device | |
| FR2750796A1 (fr) | Procede de fabrication d'un transistor en couche mince | |
| US7598159B2 (en) | Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same | |
| CN101807584A (zh) | Tft-lcd阵列基板及其制造方法 | |
| WO2020177516A1 (zh) | 阵列基板、显示面板及其制备方法 | |
| JPH0546107B2 (ja) | ||
| US5192991A (en) | Crystallized polycrystalline semiconductor device | |
| JPS6310518A (ja) | アモルフアスシリコン膜の製造方法 | |
| JP3376051B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6086863A (ja) | 絶縁ゲ−ト型薄膜トランジスタ | |
| JPS6147224B2 (ja) | ||
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100488939B1 (ko) | 에프에프에스 모드 박막액정트랜지스터 액정표시소자제조방법 | |
| JPH0346377A (ja) | 太陽電池 | |
| CN101271923A (zh) | 薄膜晶体管 | |
| JPS63102280A (ja) | アモルフアスシリコン膜 | |
| JP2885458B2 (ja) | 薄膜トランジスタ | |
| JPS63102281A (ja) | アモルフアスシリコン膜 | |
| CN114613855B (zh) | 一种薄膜晶体管及其制备方法、显示面板、显示装置 | |
| JP3482073B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPS63187618A (ja) | アモルフアスシリコン膜の製造方法 | |
| JP2000349292A (ja) | 薄膜トランジスタ | |
| KR100356833B1 (ko) | 에프에프에스 모드 액정표시장치의 보호막 형성방법 | |
| JPH05119351A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0996836A (ja) | 液晶表示装置 |