JPS63187618A - アモルフアスシリコン膜の製造方法 - Google Patents
アモルフアスシリコン膜の製造方法Info
- Publication number
- JPS63187618A JPS63187618A JP62018543A JP1854387A JPS63187618A JP S63187618 A JPS63187618 A JP S63187618A JP 62018543 A JP62018543 A JP 62018543A JP 1854387 A JP1854387 A JP 1854387A JP S63187618 A JPS63187618 A JP S63187618A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- substrate
- amorphous silicon
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は耐剥離性の強いデバイス用アモルファスシリコ
ン膜の製造方法に関する。
ン膜の製造方法に関する。
災米茨亙
従来、デバイス用アモルファスシリコン膜の応用として
はコプレナー型フォトセル等が製品化されている。第２
図はその典型的な構造を示すものであり、石英、パイレ
ックス等のガラス基板１上に、光導電層としてノンドー
プのａ−Ｓｉ：Ｈ膜（１層）２を形成し、さらにその上
に電極取出部としてＰをドープしたｎ゛オーミツクコン
タ９８層３Ａｎ、Ｃｒ等の金属電極４を順次積層して構
成されてなる。このようなデバイス用アモルファスシリ
コン膜において、ｉＷとしての高い光導電度を有する（
デバイスグレードの）ノンドープａ−Ｓｉ：Ｈ膜は高い
光電導度を有するがゆえに、その膜中に１０９〜１０１
０ダイン／ｄの大きさの圧縮型内部応力を有する（Ｊ。
はコプレナー型フォトセル等が製品化されている。第２
図はその典型的な構造を示すものであり、石英、パイレ
ックス等のガラス基板１上に、光導電層としてノンドー
プのａ−Ｓｉ：Ｈ膜（１層）２を形成し、さらにその上
に電極取出部としてＰをドープしたｎ゛オーミツクコン
タ９８層３Ａｎ、Ｃｒ等の金属電極４を順次積層して構
成されてなる。このようなデバイス用アモルファスシリ
コン膜において、ｉＷとしての高い光導電度を有する（
デバイスグレードの）ノンドープａ−Ｓｉ：Ｈ膜は高い
光電導度を有するがゆえに、その膜中に１０９〜１０１
０ダイン／ｄの大きさの圧縮型内部応力を有する（Ｊ。
Ｊ、Ａ、Ｐ、２２，５，１６７（１９８３）Ｋ、 ０Ｚ
ＡｖＡら参照）。すなわち、光導電度と内部応力との関
係を示す第３図におけるように、ＩＦ６（Ω−１■−１
）以上の光導電度を有するａ−Ｓｉ：Ｈ膜の内部応力は
２〜４Ｘ１０’ダイン／ｃＩｌｌと大きいものである。
ＡｖＡら参照）。すなわち、光導電度と内部応力との関
係を示す第３図におけるように、ＩＦ６（Ω−１■−１
）以上の光導電度を有するａ−Ｓｉ：Ｈ膜の内部応力は
２〜４Ｘ１０’ダイン／ｃＩｌｌと大きいものである。
このように圧縮型内部応力が大きいと、ａ−Ｓｉ：Ｈ膜
と基板との付着力が弱い場合には膜が基板から剥離した
り、あるいはしわがよったりすることになる。ここで、
圧縮型とは膜が伸びようとする状態をいう。
と基板との付着力が弱い場合には膜が基板から剥離した
り、あるいはしわがよったりすることになる。ここで、
圧縮型とは膜が伸びようとする状態をいう。
このようなデバイスグレードのａ−Ｓｉ：Ｈ膜の基板と
の剥離もしくはしわの発生を防止するために、ａ−Ｓｉ
：Ｈの膜中応力を減少させる試みとして、原料ガスとし
てのＳ ｉ Ｈ４ガスと５ｉ２Ｈ，ガスの混合比により
応力をコントロールすることや、Ｓ１□Ｈ６系の膜（低
応力）とＳｉＨ，系の膜（高応力）との積層構成とする
ことが報告されている（１８５秋応物予稿集Ｐ７２１，
３Ｐ−ｚＡ−１ｓ参照）。
の剥離もしくはしわの発生を防止するために、ａ−Ｓｉ
：Ｈの膜中応力を減少させる試みとして、原料ガスとし
てのＳ ｉ Ｈ４ガスと５ｉ２Ｈ，ガスの混合比により
応力をコントロールすることや、Ｓ１□Ｈ６系の膜（低
応力）とＳｉＨ，系の膜（高応力）との積層構成とする
ことが報告されている（１８５秋応物予稿集Ｐ７２１，
３Ｐ−ｚＡ−１ｓ参照）。
しかしながら、前者のものはＳｉ、Ｈ，ガスによるａ−
Ｓｉ膜の光導電特性の劣化という問題点を有し、また後
者のものは成膜時におけるガス種の切り替えによるガス
の混成に基づく光導電特性劣イヒおよび再現性低下とい
う問題点を有するものである。
Ｓｉ膜の光導電特性の劣化という問題点を有し、また後
者のものは成膜時におけるガス種の切り替えによるガス
の混成に基づく光導電特性劣イヒおよび再現性低下とい
う問題点を有するものである。
目 的
本発明の目的は上記した如き従来の問題点を解消し、ａ
−Ｓｉ：Ｈ膜の膜中応力を緩和し、膜中応力に起因する
基板とａ−Ｓｉ：Ｈ膜との剥離もしくはしわの発生を防
止するデバイス用アモルファスシリコン膜の製造方法を
提供することにある。
−Ｓｉ：Ｈ膜の膜中応力を緩和し、膜中応力に起因する
基板とａ−Ｓｉ：Ｈ膜との剥離もしくはしわの発生を防
止するデバイス用アモルファスシリコン膜の製造方法を
提供することにある。
構 成
本発明は、プラズマＣＶＤ法によりガラス等の絶縁性基
板上に高い光導重度を有するノンドープａ−Ｓｉ：Ｈ膜
（ｉＷ）を形成するデバイス用アモルファスシリコン膜
の製造方法において、前記基板上にノンドープのａ−Ｓ
ｉ：Ｈ膜を堆 −積し、該膜を堆積した基板温度を
４００℃以上に加熱し、その後１層の形成基板温度まで
冷却し、しかる後１層の堆積を行うことを特徴とするも
のである。
板上に高い光導重度を有するノンドープａ−Ｓｉ：Ｈ膜
（ｉＷ）を形成するデバイス用アモルファスシリコン膜
の製造方法において、前記基板上にノンドープのａ−Ｓ
ｉ：Ｈ膜を堆 −積し、該膜を堆積した基板温度を
４００℃以上に加熱し、その後１層の形成基板温度まで
冷却し、しかる後１層の堆積を行うことを特徴とするも
のである。
第１図は本発明方法によって製造したコプレナー型フォ
トセルの一例を示すものである。この第１図において、
ガラス基板１とデバイスグレードのｉＪ！２との間にａ
−Ｓｉ：Ｈ膜からなるバッファ層５を介在させたことが
従来法によって得た第２図のものとは異なるところであ
る。
トセルの一例を示すものである。この第１図において、
ガラス基板１とデバイスグレードのｉＪ！２との間にａ
−Ｓｉ：Ｈ膜からなるバッファ層５を介在させたことが
従来法によって得た第２図のものとは異なるところであ
る。
このバッファＭ５は絶縁性基板としてのガラス基板１上
にプラズマＣＶＤ法によってノンドープａ−Ｓｉ：Ｈ膜
を形成し、この基板温度を４００℃以上に加熱した後、
１層２の形成基板温度まで冷却することからなるアニー
ルが施されてなるものである。第４図はアニール時間と
膜中内部応力との関係をアニール温度をパラメータにと
って示すものである。第４図から、アニール温度が３０
０℃では内部応力の減少は小さいが、４００℃以上にな
ると顕著な減少が見られる。
にプラズマＣＶＤ法によってノンドープａ−Ｓｉ：Ｈ膜
を形成し、この基板温度を４００℃以上に加熱した後、
１層２の形成基板温度まで冷却することからなるアニー
ルが施されてなるものである。第４図はアニール時間と
膜中内部応力との関係をアニール温度をパラメータにと
って示すものである。第４図から、アニール温度が３０
０℃では内部応力の減少は小さいが、４００℃以上にな
ると顕著な減少が見られる。
そして、アニール温度が高い程、短時間のアニールで低
い内部応力値に達することがわかる。
い内部応力値に達することがわかる。
このアニールによって減少した内部応力は基板温度が元
の温度（アニール温度より低い温度）に戻ってもその値
はほとんど保持されたままである。アニール時間とアニ
ール温度は初期の（アニール前の）バッファ層のもつ内
部応力により適当な組合せを選ぶのが好ましい。
の温度（アニール温度より低い温度）に戻ってもその値
はほとんど保持されたままである。アニール時間とアニ
ール温度は初期の（アニール前の）バッファ層のもつ内
部応力により適当な組合せを選ぶのが好ましい。
このようなアニールを施すことにより、バッファ層５の
内部応力が減少し、このバッファ層５上に１層２を形成
した場合、１層２を直接に基板１上に形成した場合に比
べ、膜の剥離や浮き等の発生が防止される。
内部応力が減少し、このバッファ層５上に１層２を形成
した場合、１層２を直接に基板１上に形成した場合に比
べ、膜の剥離や浮き等の発生が防止される。
次に実施例を示す。これらの例では容量結合平行平板型
ＲＦダグロー放電法よってアース側のガラス基板上にａ
−Ｓｉ：Ｈ膜を堆積したものである。
ＲＦダグロー放電法よってアース側のガラス基板上にａ
−Ｓｉ：Ｈ膜を堆積したものである。
実施例１
バッファ層５ ・・・・・・ 基板温度 ２６０℃
１ＲＦパワー ＬＯＷ、 ＳｉＨ，圧力 ０．２Ｔｏｒｒ、 ガス流量 ３０ ｓｃｃｍ、 膜厚 ２０００人 バッフ７層の７ンル処理・・・・・・ アニール温度
４５０℃。
１ＲＦパワー ＬＯＷ、 ＳｉＨ，圧力 ０．２Ｔｏｒｒ、 ガス流量 ３０ ｓｃｃｍ、 膜厚 ２０００人 バッフ７層の７ンル処理・・・・・・ アニール温度
４５０℃。
アニール時間 ２時間、
真空度２〜５ Ｘ １Ｏ−５Ｔｏｒｒ、デバイスグレー
ド１層２・・基板温度 ２６０℃、ＲＦパワー １０Ｗ
、 ＳｉＨ４圧力 ０．ＩＴｏｒｒ、 ガス流量 ３０ ｓｅｃｍ。
ド１層２・・基板温度 ２６０℃、ＲＦパワー １０Ｗ
、 ＳｉＨ４圧力 ０．ＩＴｏｒｒ、 ガス流量 ３０ ｓｅｃｍ。
膜厚 ８０００人
実施例２
バッファ層５ ・・・・・ 基板温度 ２００℃、
ＲＦパワー ３０Ｗ、 ＳｉＨ，圧力 ０．２Ｔｏｒｒ、 ガス流量 ５０ ｓｅｃｍ、 膜厚 ３０００人 バッファ層の７ンル処理・・・・ アニール温度 ４
００’Ｃアニ一ル時間 ２．５時間 真空度１−５ Ｘ １０−’Ｔｏｒｒ、デバイスグレー
ド１層２・基板温度 ２６０℃、ＲＦパワー １０Ｗ、 ＳｉＨ，圧力 ０．１Ｔｏｒｒ、 ガス流量 ３０ ｓｅｃｍ、 膜厚 ７０００人 これらによって作製した膜のガラス基板との付着力につ
き検討した。ａ−Ｓｉ：Ｈ膜とガラス基板との付着力の
評価は、膵は金属針で傷をつけ、その傷の幅により判定
した。この傷の幅が小さい程、膜は剥離しにくい。幅の
値は使用する金属針の太さによるが、これを用いて相対
的な付着力を評価することができる。従来法によった単
層の場合のａ−Ｓｉ：Ｈ膜は、この傷の幅が１．３〜６
．７ｍｍで、本発明によったものでは、１ 、５ｍｍ以
下である。デバイス化湿式プロセスにおいて、プロセス
途中でａ−Ｓｉ：Ｈ膜の剥離という故障が生じるのは、
傷の幅が４ 、７ｍｍ以上の場合であった。従って、従
来法においてはプロセス途中でａ−Ｓｉ：Ｈ膜の剥離と
いう故障が発生することもあったが、本発明法によりそ
れは皆無となった。
ＲＦパワー ３０Ｗ、 ＳｉＨ，圧力 ０．２Ｔｏｒｒ、 ガス流量 ５０ ｓｅｃｍ、 膜厚 ３０００人 バッファ層の７ンル処理・・・・ アニール温度 ４
００’Ｃアニ一ル時間 ２．５時間 真空度１−５ Ｘ １０−’Ｔｏｒｒ、デバイスグレー
ド１層２・基板温度 ２６０℃、ＲＦパワー １０Ｗ、 ＳｉＨ，圧力 ０．１Ｔｏｒｒ、 ガス流量 ３０ ｓｅｃｍ、 膜厚 ７０００人 これらによって作製した膜のガラス基板との付着力につ
き検討した。ａ−Ｓｉ：Ｈ膜とガラス基板との付着力の
評価は、膵は金属針で傷をつけ、その傷の幅により判定
した。この傷の幅が小さい程、膜は剥離しにくい。幅の
値は使用する金属針の太さによるが、これを用いて相対
的な付着力を評価することができる。従来法によった単
層の場合のａ−Ｓｉ：Ｈ膜は、この傷の幅が１．３〜６
．７ｍｍで、本発明によったものでは、１ 、５ｍｍ以
下である。デバイス化湿式プロセスにおいて、プロセス
途中でａ−Ｓｉ：Ｈ膜の剥離という故障が生じるのは、
傷の幅が４ 、７ｍｍ以上の場合であった。従って、従
来法においてはプロセス途中でａ−Ｓｉ：Ｈ膜の剥離と
いう故障が発生することもあったが、本発明法によりそ
れは皆無となった。
効 果
以上のような本発明によれば、基板とデバイスグレード
のａ−Ｓｉ：Ｈ膜（ｉ層）との間に特定のアニール処理
を施したａ−Ｓｉ：Ｈ膜からなるバッファ層を積層した
ため、ｉ層が有する内部応力の影響が緩和され、膜の剥
離や浮き等の発生を防止することができ、従ってａ−ｓ
ｉ：Ｈ膜を光導電層とするデバイスの信頼性を高めるこ
とができるという効果を有する。
のａ−Ｓｉ：Ｈ膜（ｉ層）との間に特定のアニール処理
を施したａ−Ｓｉ：Ｈ膜からなるバッファ層を積層した
ため、ｉ層が有する内部応力の影響が緩和され、膜の剥
離や浮き等の発生を防止することができ、従ってａ−ｓ
ｉ：Ｈ膜を光導電層とするデバイスの信頼性を高めるこ
とができるという効果を有する。
第１図は本発明に係るａ−Ｓｉ：Ｈ膜を適用したコプレ
ナー型フォトセルの一例を示す断面概略説明図である。 第２図は従来例によるａ −Ｓ ｊ： Ｈ膜を適用した
コプレナー型フォトセルの一例を示す断面概略説明図で
ある。 第３図はａ−８ｉ：Ｈ膜における内部応力と光導電層と
の関係図である。 第４図はａ−Ｓｉ：Ｈ膜におけるアニール時間と内部応
力との関係図である。 １・・・ガラス基板 ２・・・ａ−Ｓｉ：Ｈ膜（ｉ層
）３・・・オーミックコンタクト層 ４・・・金属電極
５・・・バッファ層
ナー型フォトセルの一例を示す断面概略説明図である。 第２図は従来例によるａ −Ｓ ｊ： Ｈ膜を適用した
コプレナー型フォトセルの一例を示す断面概略説明図で
ある。 第３図はａ−８ｉ：Ｈ膜における内部応力と光導電層と
の関係図である。 第４図はａ−Ｓｉ：Ｈ膜におけるアニール時間と内部応
力との関係図である。 １・・・ガラス基板 ２・・・ａ−Ｓｉ：Ｈ膜（ｉ層
）３・・・オーミックコンタクト層 ４・・・金属電極
５・・・バッファ層
Claims (1)
- １、プラズマＣＶＤ法によりガラス等の絶縁性基板上に
高い光導電度を有するノンドープａ−Ｓｉ：Ｈ膜（ｉ層
）を形成するデバイス用アモルファスシリコン膜の製造
方法において、前記基板上にノンドープのａ−Ｓｉ：Ｈ
膜を堆積し、該膜を堆積した基板温度を４００℃以上に
加熱し、その後ｉ層の形成基板温度まで冷却し、しかる
後ｉ層の堆積を行うことを特徴とするアモルファスシリ
コン膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62018543A JPS63187618A (ja) | 1987-01-30 | 1987-01-30 | アモルフアスシリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62018543A JPS63187618A (ja) | 1987-01-30 | 1987-01-30 | アモルフアスシリコン膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63187618A true JPS63187618A (ja) | 1988-08-03 |
Family
ID=11974549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62018543A Pending JPS63187618A (ja) | 1987-01-30 | 1987-01-30 | アモルフアスシリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63187618A (ja) |
-
1987
- 1987-01-30 JP JP62018543A patent/JPS63187618A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101465296B (zh) | 薄膜晶体管及其制造方法和显示装置 | |
| US5716857A (en) | Method for manufacturing a semiconductor device | |
| JP3553410B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JPH0688973A (ja) | 透明導電膜およびそれを用いた半導体装置ならびにその作製方法 | |
| TWI856128B (zh) | 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法 | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JPS63187618A (ja) | アモルフアスシリコン膜の製造方法 | |
| JPH03136280A (ja) | 薄膜トランジスタマトリクス及びその製造方法 | |
| JPS63102281A (ja) | アモルフアスシリコン膜 | |
| JP2854038B2 (ja) | 半導体素子 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JP2605739B2 (ja) | 強誘電薄膜の形成方法 | |
| CN114613855B (zh) | 一种薄膜晶体管及其制备方法、显示面板、显示装置 | |
| JPH0750268A (ja) | アモルファスシリコン膜およびその製造方法 | |
| CN111584503A (zh) | 阵列基板及其制造方法 | |
| JP2000349292A (ja) | 薄膜トランジスタ | |
| JPS63102280A (ja) | アモルフアスシリコン膜 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JP3149035B2 (ja) | 薄膜トランジスタおよびその保護絶縁膜の成膜方法 | |
| JP3482073B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2003068755A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN115745417B (zh) | 一种使用在铟镓锌氧化物上的氮氧化硅成膜方法 | |
| JPS6310518A (ja) | アモルフアスシリコン膜の製造方法 | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 |