JPS6310592A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPS6310592A
JPS6310592A JP15552486A JP15552486A JPS6310592A JP S6310592 A JPS6310592 A JP S6310592A JP 15552486 A JP15552486 A JP 15552486A JP 15552486 A JP15552486 A JP 15552486A JP S6310592 A JPS6310592 A JP S6310592A
Authority
JP
Japan
Prior art keywords
film
forming
insulating film
inorganic insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15552486A
Other languages
English (en)
Inventor
銅谷 明裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15552486A priority Critical patent/JPS6310592A/ja
Publication of JPS6310592A publication Critical patent/JPS6310592A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線基板の製造方法に関し、特にマルチ 
  パッケージ用の多層配線基板の製造方法に関する。
〔従来の技術〕
従来、この種の多層配線基板の多/m回路部の層間絶縁
li!Qは有機樹脂膜絶縁層もしくは無線絶縁膜が用い
られてきた。例えば特公昭51−20699に示される
ものは多層セラミック基板上に多層回路を形成すること
にあたり層間絶縁部を無機妊縁層であるガラス層で形成
する工程についてのべている。また「電子材料1981
年7月号J P、22〜P、28には、この種の多層配
線基板の例として、セラミック多層配線板、有機高分子
を用いたマルチチップ基板、プリント配線板についての
構造、製造方法について述べている。
〔発明が解決しようとする問題点〕
上述した多、智配線基板の層間絶縁膜は有機樹脂絶縁膜
または無機絶縁膜のどちらかであシ、この2つの複合膜
にはなっていない。
これは従来の無機絶縁膜の形成方法が400℃以上の加
熱を必要とする工法が多く、この温度に、有機樹脂絶縁
膜が耐えられないからである。RFスパータリング法で
は温度上昇が300℃以下におさえられるが膜の形成速
度が毎分20〜30Xと、非常に遅く多層配線基板の層
間絶縁、莫形成にに向いていない。したがって層間絶縁
膜が無機と有機の多層複合膜になると、強度、柔軟度の
幅がひろがる。膜厚、比誘電率、誘電圧接rコントロー
ルして、電気的特性が改善できる等な々のプリントがあ
るにもかかわらず複合膜形成工法が確立していなかっ九
ので従来は用いられていなかった。
〔問題点を解決するだめの手段〕
本発明の多層配線基板の製造方法は、基板上に第14体
層を形成する第1の工程と、その上に無機絶縁膜を形成
する第2の工程と、その上に所望の位置にビアホールを
有するポリイミド膜を形成する第3の工程と、このビア
ホールを利用し、ビアホール下の無機絶縁膜をエツチン
グ除去し、所望の位置にビアホールを有し、無機絶縁膜
とポリイミド膜ρ為らなる絶縁層を形成する第4の工程
とを含み、これら導体層と絶縁層を交互に形成する第1
〜第4までの工程をくり返し、所望の層数の多層回路を
形成すること′fI:特徴としている。
本発明はまた無機絶縁膜にビアホールを形成するにあた
り、その上部に形成されたポリジイミド膜のビアホール
パターン?利用し、2層絶縁膜でありながらビアホール
位置のセルファ2イメント化と、工程の簡略化をはかっ
ている。
本発明はまた、無機絶t&膜を電子サイクロトロン共鳴
プラズマCVDを用いることによ9200℃以下で無機
絶縁膜を得ることができ、ポリイミド膜にダメージをあ
たえることなく、2層絶縁族を形成することができる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す工程図である。
まず第1図Aに示すように耐熱性絶縁基板11の表面に
第1の導体層12を形成する。導体rr112は金もし
くは銅よシなシ、膜厚は5〜10μm程度である。エツ
チング法もしくは選択メッキ法で導体層12は形成され
る。
次に第1図Bに示すように無機絶li&膜13を形成す
る。本実施例ではSi0g膜もしくはS i sNa膜
がECRプラズマCVD法により形成されている。EC
RはElectron Cyclotron Re5o
nanceの略であシ、電子サイクロトロン共鳴と訳さ
れるっプラズマの発生に従来の熱フィラメントを用いず
、電子サイクロトロン共鳴を利用し、またプラズマのエ
ネルギーが有効に作用するため、加熱なしで高品位のS
i0g膜、SisNaIgを形成することができる。膜
厚Fi5〜10μである。次に第1図Cに示すように無
機絶縁膜13上に、ポリイミド膜14f、形成する。ポ
リイミド膜14の所望の位置にはビアホール15がおい
ており、その部分には、無機絶縁膜13が露出している
。このようなポリイミド膜は、次のような手順で形成さ
れる。まず東しのフォトニースUR3140のような感
光性ポリイミド前躯体ワニスを無機絶縁膜13の表面に
コーティングする。粘度が40ポアズの場合、1100
0rp  の回転数でスピンコードすると乾燥後膜厚で
約25μが得られる。乾燥条件Fiso℃90分間であ
る。次に図示していないガラスマスクを用いて、感光性
ポリイシド前躯体ワニスの所望の部分を露光する。露光
エネルギーは、大体50〜100 mj/c!!  で
ある。露光後、アルコールを主成分とする所定の現像液
で現像すると、露光していない部分が現像液に溶解し、
所望の部分が残り、ビアホールパターンが得られる。次
に、180℃で30分間、250℃で30分間、400
”Cで30分間のステップキエアをおこないポリイミド
前駆体をイミド。化させ、ポリイミド膜?得る。
このキュア時に、感光性成分は、揮発し、ポリイミド膜
中には残らない。キュア後のポリイミド膜厚は10〜1
2μである。こうして第1図Cに示すように、所望の位
置にビアホール15を有するポリイミド膜14が形成さ
れる。次に、HF系のエツチング液を用いて、ビアホー
ル15部分の無機絶縁膜を除去する。この時、ポリイミ
ド膜14がエツチングレジストとしての役目をする。し
たがって、ポリイミド膜と、無機絶縁膜のビアホールは
同一箇所に形成され、位置ずれは、発生しないセル7ア
ライメント方式になっていることに注意されたい。こう
して第1図りに示されるように、無機膜と、ポリイミド
膜の2層膜からなシ、所望の位置にビアホール金有する
絶縁層16が形成される。
さらにこの上に、同様な工程を繰り返すことにより、第
2の導体層17及び無機絶縁膜18、ポリイミド膜19
の2層よシなる絶縁層20が形成される、これを第1図
に示す。本実施例では導体層が2層、絶縁層も2層であ
るが第3の導体層等を順次積層して任意の層数の多層回
路が形成できることはもちろんである。
〔発明の効果〕
本発明は以上説明したように1      絶縁層上に
ECRプラズマCVD法によす5iOJ[や5isN4
.[などの無機絶縁層を形成することにより、従来作製
が困難であった有機膜と無機膜との複合絶縁膜の形成が
容易におこなえるという効果がある。また本発明はポリ
イシドBQヲ感光性ポリイシド前駆体ワニスを用いて形
成し、さらに、形成されたポリイシド族のビアホールパ
ターンを用いてその下の無機絶縁膜のビアホールをエツ
チングで形成する方法を用いることにより、無機−ポリ
イミド2層膜のビアホールを位置ずれなく、シかも少な
い工程数で容易に形成できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程の断面図である。 11・・・・・・耐熱性基板、12,17・・・・・・
導体層、13.18・・・・・・無機絶縁膜、14,1
9−・・・・・ポリイミド膜、15・−・・・・ビアホ
ール、16,20・・・・・・絶縁層。 \、−) 俸)図+8) 手続補正書輸発) 62.9.30 昭和  年  月「ン屏

Claims (1)

  1. 【特許請求の範囲】  耐熱性基板上に多層回路を形成する方法において、前
    記耐熱性基板上もしくは絶縁層上に導体層を形成する第
    1の工程と、前記導体層を含む基板上もしくは絶縁層上
    に、無機絶縁膜を形成する第2の工程と前記無機絶縁膜
    上に所望の位置にビアホールを有するポリイシド膜を形
    成する第3の工程と、前記ビアホール下の無機絶縁膜を
    エッチング除去し、所望の位置にビアホールを有し、無
    機絶縁膜とポリシイド膜の2層膜よりなる絶縁層を形成
    する第4の工程とを含み、前記第1〜第4までの工程を
    くり返すことにより所望の層数の多層回路を形成するこ
    とを特徴とする多層配線基板の製造方法。  前記、第3の工程において、感光性ポリシイド(前駆
    体)ワニスを用いて所望の位置にビアホールを有するポ
    リシイド膜を得ることを特徴とする特許請求範囲第1項
    記載の多層配線基板の製造方法。  前記、第2の工程において、電子サイクロトロン共鳴
    プラズマCVD法によって無機絶縁膜を形成することを
    特徴とする特許請求範囲第1項及び第2項記載の多層配
    線基板の製造方法。
JP15552486A 1986-07-01 1986-07-01 多層配線基板の製造方法 Pending JPS6310592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15552486A JPS6310592A (ja) 1986-07-01 1986-07-01 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15552486A JPS6310592A (ja) 1986-07-01 1986-07-01 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6310592A true JPS6310592A (ja) 1988-01-18

Family

ID=15607948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15552486A Pending JPS6310592A (ja) 1986-07-01 1986-07-01 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6310592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6464843B1 (en) 1998-03-31 2002-10-15 Lam Research Corporation Contamination controlling method and apparatus for a plasma processing chamber

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6464843B1 (en) 1998-03-31 2002-10-15 Lam Research Corporation Contamination controlling method and apparatus for a plasma processing chamber

Similar Documents

Publication Publication Date Title
US5830563A (en) Interconnection structures and method of making same
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
JPH04283992A (ja) プリント回路基板の製造方法
JPH04277696A (ja) 多層配線基板及びその製造方法
JP4448610B2 (ja) 回路基板の製造方法
JPH09214141A (ja) 配線構造
JPH06268378A (ja) 多層配線基板のビアホールの形成方法
JPS6337694A (ja) 回路基板の製造方法
WO1997003542A1 (en) Circuit board and method of manufacturing the same
JP2710581B2 (ja) 銅配線上のポリイミド膜及びその形成方法
JPH06283864A (ja) 多層配線構造の形成方法
JP2778885B2 (ja) 多層回路基板及びその製造方法
JPH09260854A (ja) 多層回路基板およびその製造方法
JP2804208B2 (ja) 配線基板の製造方法
JPS59159543A (ja) 配線構造体およびその製造方法
JPH03263896A (ja) 多層配線基板の製造方法
JPH06244553A (ja) 薄膜多層配線基板の製造方法
JPH0581077B2 (ja)
JP2755019B2 (ja) 多層配線基板の製造方法
JPH03205896A (ja) 多層プリント回路基板の製造方法
JPH07283544A (ja) 配線構造体とその製造法
JPS5936944A (ja) 多層配線形成方法
JPH07273470A (ja) 多層配線構成体
JPS6220399A (ja) 多層配線の形成方法
JPH03233997A (ja) ポリイミド多層配線板の製造方法