JPS631063A - オーム接点 - Google Patents

オーム接点

Info

Publication number
JPS631063A
JPS631063A JP62140136A JP14013687A JPS631063A JP S631063 A JPS631063 A JP S631063A JP 62140136 A JP62140136 A JP 62140136A JP 14013687 A JP14013687 A JP 14013687A JP S631063 A JPS631063 A JP S631063A
Authority
JP
Japan
Prior art keywords
layer
group
iii
semiconductor material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62140136A
Other languages
English (en)
Other versions
JP2622379B2 (ja
Inventor
ジョン　エドワード　キューニンガム
アードマン　エフ．シュバート
ウォン−ティエン　ツアング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Inc
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS631063A publication Critical patent/JPS631063A/ja
Application granted granted Critical
Publication of JP2622379B2 publication Critical patent/JP2622379B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3246—Monolayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はオーム接点、より詳細には元素周期表のｍ−ｖ
族半導体材質内に製造されるオーム接点に関する。
（背景技術） オーム接点は線形の電流電圧特性を示す接点である。こ
のターｒプの接点は全ての半導体デバイス、例えば、電
界効果形トランジスタ、発光ダイオード及びレーザーの
重要な要素となる。オーム接点は金属と半導体の接合の
電流電圧特性にみられる高度に抵抗性の表面の空乏領域
の強いシフを排除する。
先行技術において使用される最も一般的なオーム接点は
金属を半導体表面に混合（ａｌｌｏｙｉｎｇ）すること
によって形成される。この金属の不純物が半導体材質内
でトーナーあるいはアクセプタとして機能する。［１１
−Ｖ族゛ト導体材質の合金オーム接点（ａｌｌｏｙｃｄ
　ｏｔｕ＋＋ｉｃ　ｃｏｎＬａｃＬｓ）の最近の研究に
よって、単なる拡散に加えて、異なる化学組成を持つ領
域が形成され、こわによって■−Ｖ族半導体デハーｒス
の性能か影ツされることが発見された。また金属の混合
（ａｌｌｏｙｉｎｇ）は、これが金属をトープされた材
質とドープされない半導体材質との間の界面に不規則ヒ
Ｌを！ｊ、え、結果として、この接点を使用する゛ト導
体デバイスか−を朋せぬ挙動を起すことがあり問題を持
つ。
オーム接点を形成するためのもう１つの方法は、元素周
期表のＩＩ族、■族あるいは■族のドーパント材質をＩ
ＩＩ−Ｖ族半導体材質に拡散する方法である。ドーパン
トが拡散される量は遣が増加すると半導体表面の状態を
混乱させるため１１約を持つ。例えば、ヒ素ガリウム内
のドーパントとして使用されるケイ素の場合は、約２　
Ｘ　１０１８ｃｍ−’の濃度までドーピングすることが
できる。こわは低抵抗接点を与えるが、現実には、さら
に低い抵抗が要求される。
（発明の概略） 本発明においては、分子ビーム　エピクキシー（ＶＢＩ
：、）プロセスを使用して■−ｖ族判導体材質への新た
なタフｒプの非合金オーム接点（旧）ｎ−ｄｌｌｏｙ＋
−ｄｏｈｍｉｃ　ｃｏｎＬａｃＬ）が実現される。この
オーム特許は金属と半導体の接合の所にデルタ　トープ
　トーナー層を置くことによって達成される。このデル
タ　ドープ　トーナー層は金属と判導体の接合の所から
この接合からの電ｆのトンネル幅以ドの距離たけ頚れた
所に置かれる。互いに数格子定数の距離を置かれたこれ
ら複数のデルタ　ドープ層を形成することによって、線
形性の非常に高い電流電圧特性を持つ優れたオーム接点
が得られる。
ｍ−Ｖ族半導体材質の表面内の所望の領域が金属をこの
半導体材質の表面に蒸着することによって接点にされる
。
第１図は優れたオーム接点がヒ化ガリウム基板上に形成
された本発明の１つの実Ｘ態様の断面図を示す。高濃度
にドープされたｎ十タイプのヒ化ガリウム基板１１がト
ロリーインターロック　ステージ（ｊｒｎｌｌｅｙ　ｉ
ｎシｅｒｌｏｃｋ　ｓｔａｇｅ）にて相互接続された２
つの成長チャンバーを持つ真空ジェネレータ　モデルＶ
８０分子ビーム　エピタキシー　システム（Ｖａｃｕｕ
ｍ　Ｇｃｎｅｒａｊｏｒ　ｍｏｄｅｌ　Ｖ２ＯＭｏｌｅ
ｃｕｌａｒＢｅａｍ　ＥｐｉＬａｘｙ（ＭＢＥ）　５ｙ
ｓｊｅ＋＋＋）内に置かれる。このシステム内において
は、従来の浸出セルが第コ族の元素の蒸発、及びドーパ
ント材質の蒸発に使用される。ここに成長されたオーム
接点では、ガリウムが第ｍ族の元素として使用され、ド
ーパント材質はケ、ｒ素とされる。第Ｖ族の元素である
ヒ素はアーセノ（Ａｓｌｌ：Ｉ）をＭＢ１４チャンバー
内で熱分解することによって得弓れる。
基板１１をＭＢＥ装置内に置いた後に、基板１１上にド
ーピングされたバッファ層１２が１ミクロンの１２さと
なるまで成長される。ここで、三次元ドーパント濃度は
約１０　”ｃ＋＋＋”とされる。この時点で、ガリウム
浸出セルを閉じ、結晶がヒ素とケイ素のみに露出される
ように１−ることによフて２３分間このＮタイプのヒ化
ガリウム結晶の成長が中断され、代わりにバッファ層１
２の上にデルタ　ドープ層１３が成長される。ケーｒ素
の堆積速度と関連しての前の成長に関するデータを使用
することによって、所定のケイ素濃度を達成するために
必要とされる時間が計算される。この−例としての実施
態様においては結晶の成長が２３分間だけ中断され、こ
ねによって約５　Ｘ　１０　”’／　ｃ＋ｎ２の二次元
ケイ素濃度が達成された。この結晶は、通常、平方セン
チメートル当たり約６Ｘ１０”個の第ｍ族の元素を持つ
ため、この成長の中断は概むねこの結晶の１０個のガリ
ウム位置の１つをケイ素原子と置換する。ガリウム浸出
セルが再び開けられ、結晶が約２．５ナノメートルだけ
成長され、これによって層１４が形成される。ガリウム
浸出セルを閉じ、次に正規の結晶を再成長されるプロセ
スがさらに４回反復され、結果として、第１図に示され
るデルタ　ドープ層１５．１７．１９及び２１、並びに
正規のＮドープ結晶層１６．１８．２０及び２２が得ら
れる。
第１図内の層１３．１５．１７．１９及び２１は本発明
においてはデルタ　ドープ層と呼ばれるが、先行技術に
おいては他のよびかたも使用されている。このタイプの
ドーピングは結晶の単一原子ブレーン（ｓｉｎｇｌｅ　
ａｔｏｍｉｃ　ｐｌａｒｖｅ）　、つまり、単−層（ｍ
ｏｎｎｌａｙｅｒ）内のドーパント濃度を増加させる。
このため、先行技術による文献によっては、このドーピ
ングを原子プレーン　ドーピングと説明するものもある
。これに関しては、ジャーナルオブ　アプライド　フィ
ジクス（Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈ
ｙｓｉｃｓ）、Ｖｏｌ、５１．１９８０年１月、ベージ
３８３−３８７に発表のＣ，Ｅ、Ｃ，ウッド（（：、Ｅ
、（：、１ｌｏｏｄ）、Ｇ、メツェ（Ｇ、ＭｅＬｚｅ）
　、　Ｊ　、ベリー　（Ｊ、Ｂｅｒｒｙ）及びＬ　Ｆ、
イーストマン（Ｌ、Ｆ、Ｅａｓｂｎａｎ）による論文［
ＭＢＥ　ＧａＡｓの“原子プレーン”ドーピングによる
複合自由キャリア　プロフィルの分析（（：ｏｍｐｌｅ
ｘ　ｆｒｅｅ−ｃａｒｒｉｅｒ　ｐｒｏｆｉｌｅｓｙｎ
ｊｈｅｓｉｓ　　ｂｙ　　　　ａｔ、ｏｍｉｃ−ｐｌａ
ｎｅ″　ｄｏｐｉｎｇ　ｏｒ　　ＭＢＥＧａＡＳ）コ、
及びフィ′ジカル　レビューＢ（Ｐｈｙｓｉｃａｌ　Ｒ
ｅｖｉｅｗ　Ｂ）　、Ｖｏｌ、３２　、ＮＯ，２，１９
８５年７月１５日、ベージ１０８５−１０８９に発表の
Ｅ、Ｆ、シューベルト（Ｅ　、　Ｆ　。
５ｃｈｕｂＣｒｔ）　、　Ｙ、ホリコシ（Ｙ、ｔ（ｏｒ
ｉｋｏｓｈｉ）及びに、プルーグ（に、ｒ’ｌｏｏｇ）
らの論文［分子ビームエピタキシーによる新たな鋸歯半
導体超格子成長における放射電子ホール再結合（Ｒａｄ
ｉａｊｉｖｅｅｌｃｃｊｒｏｎ−ｂｏｌｅ　　ｒｅｃｎ
ｍｂｉｎａＬｉｏｎ　　ｉｎ　　ａ　　ｎｅｗｓａｗし
ｏｏＬｈ　　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　　５ｕｐｅ
ｒ　　１ａｊｌ：ｉｃｅ　　Ｈｒｏｗｊｈｂｙ　ｍｏｌ
ｅｃｕｌａｒ−ｂｅａｍ　ｅｐｉｔ、ａｘｙ）］を参照
すること。
用語°゛デルタドープ゛は、デルタ　トープ弔−層内の
荷電密度を記述するのに便利なディラックデルタ関数に
由来する。ただし、この関数はその中心に疑わしい物理
的意味を持つため厳密には正しくない。
このオーム接点を完成させるために、層２２の表面２３
上に層２４を形成するためにクロムが約２０ナノメート
ルの厚さに堆積され、次に層２５を形成するために約２
００ナノメートルの金が蒸着される。こうして形成され
た２５５マイクロメートルの半径を持つデルタ　ドープ
接点は優れた線形オーム特性を示した。このオーム接点
の電流電圧特性が第２図に示される。１．４オームの総
抵抗は本発明によるオーム接点法が高い潜在能力を持つ
ことを示す。第２図に示されるように、この電流電圧特
性は全範囲にわたって、Ｓ−及びＮ−形状を持たない完
全に線形の形状を示す。
コックス（Ｃｏｘ）及びストラック（Ｓｔｒａｃｋ）に
よって展開された数式を使用して固有接触抵抗が計算さ
れた。これに関しては、例えば、ソリッド　ステート　
エレクトロニクス（Ｓｏｌｉｄ　５ｔａｔｅ口ｅｃｊｒ
ｏｎｉｃｓ）、Ｖｏｌ、１０、ベージ１２１３−１２１
８．１９６７年に掲載のＲ，Ｈ，コックス（Ｒ，ＩＩＪ
ｏｘ）及びＨ，ストラック（１１，５ｔｒａｃｋ）の論
文［Ｇａ八へデバイスのオーム接点（Ｏｈｍｉｃ　Ｃｏ
ｎシａｃｔ：５ｆｏｒ　ＧａＡｓ　Ｄｅｖｉｃｅｓ）　
］を参照すること。第３図には、接触抵抗（Ｒｔ、−１
１０）とこのオーム接点の径サイズの逆数の関係が示さ
れる。これらのポイントを得るために、異なるサイズの
径を持つオーム接点が測定され、コックス（Ｃｏｘ）及
びストラック（ＳＬｒａｃｋ）の式から期待される理論
上の曲線と比較された。第３図に示されるように、実験
データを補正することによって、この固有接触抵抗は約
６．３Ｘ１０−６オームーｃｌＩ＋２の値を持つことか
わかった。
このオーム接点の金属面はこれら接点か金属を混ぜるこ
と（ａｌｌＯｙｉｎｇ）を必要としないため滑らかとな
る。つまり、従来の合金ＡｕＧｅ（ａｌｌｏｙｅｄ　Ａ
ｕＧｃ）をベースとする接点におけるポーリング−アッ
プ（丸く盛り上る現象）の問題を回避できる。表面上に
クロム及び金の金属層を形成する面に光学マイクロスコ
ープを使用してこのデルタ　ド　−　ブＧａＡｓ層の表
面の状態が調べられたが、デルタ　ドープ層に起因する
欠陥は認められなかった。
上に述べたごとく、デルタ　ドープ層内のケイ素は５　
ｘ　１０　”／　Ｃ［０２の二次元ドーピング濃度に達
した。ここで成長された０、５６ナノメードルの格子定
数を持つ結晶では、この二次元ドーピング濃度は約１０
２１ｃ１３の三次元ケイ素濃度に達した。このドーピン
グ濃度はケイ素をドーパントとして成長される従来の結
晶において達成される濃度を大きく上まわるものである
。従って、結果として、低い抵抗の接点を得ることが可
能である。
本発明の理論的な理解は第４図に示されるバンドギャッ
プ　エネルギーの図がら説明できる。第４図の図は噴−
デルタ　ドープ層が金属と半導体の界面からＺｄだけ離
れた所に形成された場合の金属と半導体との界面に対す
るものである。この図はジャパニーズ　ジャーナル　オ
ブ　アプライドフィシクス（Ｊａｐａｎｃｓｅ　Ｊｏｕ
ｒｎａｌ　ｏｆ　ＡｐｐｌｉｓｄＰｈｙｓ　１ｃｓ）、
Ｖｏｌ、２４、ＮＯ，８，１９８５年８月、ヘ−シＬ　
−６０８−Ｌ６１０Ｌ”Ｊ！ＳＬ！（７）Ｅ、　Ｆ、　
シ二一ベルト（Ｅ、Ｆ、５ｃｈｕｂｃｒｊ）らの論文［
デルタドープ電界効果形トランジスタ（ＴＩ＋ｅ　Ｄｅ
ｌｔａ−ＤｏｐｅｄＦｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａ
ｎｓｉｓＬｏｒ）］の第１図に示される図と類似する。
本発明がこれと異なる点は、このデルタ　ドープ単一層
が金属と半導体との界面から距＠Ｚｄだけ離れた所に位
置され、トンネル　へリアＬが薄くされ、このバリアを
通じての量ソー機械的トンネルが主要なトランスポート
機構となることである。第４図に示されるごとく、この
デルタ　ドープ単一層は金属と半導体との界面から距離
シたけ離れた所に電子の溜池４１を作る。デルタ　ドー
プ層のトーナーに由来するこれら電子の大部分が、第４
図において番号４２によって示されるように、金属と半
導体の界面の所の表面を占拠する。
固有接触抵抗と界面からの距離Ｚｄとの関係式を得るた
め単−層に関しての理論的な分析か試みられた。この式
が第５図の曲線５１にて示さ４る。
第５図に示されるように、理論的には、界面からの距離
か２５ナノメートルの場合、固４Ｔ接触抵抗は１０−７
オームーＣｒＩＪ２となることがわかる。これは６．３
ｘｌＯ−６オ一ムーｃｍ２の固有抵抗が得られた第３図
に示される測定固有接触抵抗と良く一致する。さらに、
第５図から、更に研究を行なうことによって１０−７か
ら１０−’オームーｃｍ２の範囲の接触抵抗が得られる
ことが示唆される。さらに、第５図から、デルタ　ドー
プ単一層に対する接触抵抗は界面からの距離が格子定数
のオーダである限り低いことがわかる。この実施態様の
場合のよ、うに、低接触抵抗を確保するために複数のデ
ルタ　ドープ層を使用することもできる。
本発明の精神及び範囲から逸脱することなく他の多くの
実施態様が可能である。例えば元素周期表の第ＩＶ族の
元素、例えば、ガリウムと亜鉛を使用してｎ−タイプの
ヒ化ガリウムを形成することもできる。同様に、第■族
の元素、例えば、イオウ、セレン、及びテルルを使用し
てｎ−タイプのと化ガリウムを形成することもできる。
ｐ−ターｒプのデルタ　ドープ単一層を形成するために
は、第■の元素、例えば、ベリリウムとマグネシウム、
あるいはマンガンと亜鉛が使用される。
【図面の簡単な説明】
第１図は本発明に従って優れたオーム接点が形成された
ｍ−Ｖ族半導体材質の断面図を示し・、そして ７ｇ２図から第５図は本発明の詳細な説明する上で有効
な曲線及び図を示す。 （主要部分の符号の説明） 半導体基板−−−−１１ デルタ　ドープ層−−−−１３，１５，１７，１９，２
１ 図面の浄ｉｉ（内容に変更なし） ＦＩＧ、１ ＦＩＧ、２ ＦＩＧ、３ 導掻の喪」友ｈ（Ｃｍ） ＦＩＧ、４ セ藺た憎１、Ｚ ＦＩＣｉ、５ 零和・簗丘獲ＺＩ）（（ロ） 手続補正書 昭和６２年　７月１６日 特許庁長官　小　川　邦　夫　　殿 １．１Ｇ件の表示 昭和６２年特許願第１４０１３６号 ２、発明の名称 オーム接点及びその製造方法 ３、特許出願人 ４、代理人 「図　　　　而」 ６、補正の内容　　　　　別紙の通り 図面の浄書内容に変更なし

Claims (1)

  1. 【特許請求の範囲】 １、III−Ｖ族半導体基板と該III−Ｖ半導体材質の表面
    上に金属と半導体との界面が形成されるように堆積され
    た金属層を含む半導体デバイス内のオーム接点において
    、 該III−Ｖ族半導体材質内の該金属と半導体との界面か
    ら所定の距離だけ離れた所に少なくとも１つのデルタド
    ープ単一層が形成され、該所定の距離が該III−Ｖ族半
    導体材質内の電子のトンネル幅と等しいかこれ以下であ
    ることを特徴とするオーム接点。 ２、特許請求の範囲第１項に記載のオーム接点において
    、 該デルタドープ単一層がマンガン、ベリリ ウム、及び亜鉛から成る一群から選択されたドーパント
    、または、元素周期表の第II族、第IV族及び第VI族から
    の元素を使用することを特徴とするオーム接点。 ３、特許請求の範囲第１項ないし第２項に記載のオーム
    接点において、 該III−Ｖ族半導体材質がＧａＡｓであり、該ドーパン
    トがケイ素であることを特徴とするオーム接点。 ４、特許請求の範囲第１項、第２項ないし第３項に記載
    のオーム接点において、 該半導体層が所定のドーパントとともに成長されたIII
    −Ｖ族半導体材質のバッファ層を含む場合は必ず、該少
    なくとも１つのデルタドープ単一層の第１の層が該バッ
    ファ層上に形成され、その後に所定の厚さのIII−Ｖ族
    半導体材質の層が形成され、該単一層と該所定の厚さの
    半導体材質の層の組合せが該単一層の最後の層が該金属
    層から該所定の距離となるまで反復されることを特徴と
    するオーム接点。 ５、III−Ｖ族半導体ウェーハ内のオーム接点を製造す
    るための方法において、金属接点を形成する目的で該半
    導体ウェーハの表面に少なくとも１つの金属層を沈殿す
    るステップが含まれ；該金属層を堆積するステップの前
    に、該ウェーハの表面から所定の距離だけ離れた所に少
    なくとも１つのデルタドープ単一層を成長するステップ
    が含まれ、該所定の距離が該III−Ｖ半導体材質内の電
    子のトンネル幅と等しいかそれ以下であることを特徴と
    するオーム接点の製造方法。 ６、特許請求の範囲第５項に記載の方法において、 該デルタドープ単一層がマンガン、ベリリ ウム、及び亜鉛から成る一群から選択されたドーパント
    、または、元素周期表の第II族、第IV族あるいは第VI族
    からの元素とともに成長されることを特徴とするオーム
    接点の製造方法。 ７、特許請求の範囲第６項に記載の方法において、 該III−Ｖ族半導体材質がＧａＡｓであり、該ドーパン
    トがケイ素であることを特徴とするオーム接点の製造方
    法。 ８、特許請求の範囲第５項、第６項あるいは第７項に記
    載の方法において、 該半導体ウェーハが所定のドーパントとともに成長され
    たIII−Ｖ族半導体材質のバッファ層を含み、高濃度の
    所定のドーパントを含むデルタドープ単一層が分子ビー
    ムエピタキシャ ル装置を使用して該バッファ層上に堆積され、その後所
    定の距離までIII−Ｖ族半導体材質を成長し、再び該デ
    ルタドープ層を堆積し、III−Ｖ族半導体材質を所定の
    距離だけ成長させるステップが所定の回数だけ反復され
    、そして最後に、最後に成長されたIII−Ｖ族半導体材
    質上に該少なくとも１つの金属層が堆積されることを特
    徴とするオーム接点の製造方法。
JP62140136A 1986-06-06 1987-06-05 オーム接点 Expired - Lifetime JP2622379B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US871248 1986-06-06
US06/871,248 US4772934A (en) 1986-06-06 1986-06-06 Delta-doped ohmic metal to semiconductor contacts

Publications (2)

Publication Number Publication Date
JPS631063A true JPS631063A (ja) 1988-01-06
JP2622379B2 JP2622379B2 (ja) 1997-06-18

Family

ID=25357022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62140136A Expired - Lifetime JP2622379B2 (ja) 1986-06-06 1987-06-05 オーム接点

Country Status (5)

Country Link
US (1) US4772934A (ja)
EP (1) EP0252300B1 (ja)
JP (1) JP2622379B2 (ja)
CA (1) CA1260626A (ja)
DE (1) DE3779192D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155125A (ja) * 1989-11-02 1991-07-03 American Teleph & Telegr Co <Att> 半導体デバイスの製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926221A (en) * 1988-09-07 1990-05-15 At&T Bell Laboratories Bipolar hot electron transistor
US5849630A (en) * 1989-03-29 1998-12-15 Vitesse Semiconductor Corporation Process for forming ohmic contact for III-V semiconductor devices
US5031012A (en) * 1989-04-21 1991-07-09 At&T Bell Laboratories Devices having asymmetric delta-doping
US5132746A (en) * 1991-01-04 1992-07-21 International Business Machines Corporation Biaxial-stress barrier shifts in pseudomorphic tunnel devices
US5160982A (en) * 1991-07-01 1992-11-03 Motorola, Inc. Phonon suppression in quantum wells
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
US5384269A (en) * 1992-12-09 1995-01-24 Motorola, Inc. Methods for making and using a shallow semiconductor junction
EP0622880A3 (en) * 1993-04-30 1995-01-25 At & T Corp Hetero-interface with reduced resistance.
US6043143A (en) * 1998-05-04 2000-03-28 Motorola, Inc. Ohmic contact and method of manufacture
US6258616B1 (en) * 1998-05-22 2001-07-10 Lucent Technologies Inc. Method of making a semiconductor device having a non-alloyed ohmic contact to a buried doped layer
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US6797996B1 (en) 2003-05-27 2004-09-28 Matsushita Electric Industrial Co., Ltd. Compound semiconductor device and method for fabricating the same
US7483212B2 (en) * 2006-10-11 2009-01-27 Rensselaer Polytechnic Institute Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
US9412836B2 (en) 2014-03-06 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts for transistors
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248479A (ja) * 1985-04-25 1986-11-05 Fujitsu Ltd 化合物半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205329A (en) * 1976-03-29 1980-05-27 Bell Telephone Laboratories, Incorporated Periodic monolayer semiconductor structures grown by molecular beam epitaxy
US4261771A (en) * 1979-10-31 1981-04-14 Bell Telephone Laboratories, Incorporated Method of fabricating periodic monolayer semiconductor structures by molecular beam epitaxy
US4583110A (en) * 1984-06-14 1986-04-15 International Business Machines Corporation Intermetallic semiconductor ohmic contact
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248479A (ja) * 1985-04-25 1986-11-05 Fujitsu Ltd 化合物半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155125A (ja) * 1989-11-02 1991-07-03 American Teleph & Telegr Co <Att> 半導体デバイスの製造方法

Also Published As

Publication number Publication date
EP0252300A1 (en) 1988-01-13
US4772934A (en) 1988-09-20
JP2622379B2 (ja) 1997-06-18
DE3779192D1 (de) 1992-06-25
CA1260626A (en) 1989-09-26
EP0252300B1 (en) 1992-05-20

Similar Documents

Publication Publication Date Title
US4780748A (en) Field-effect transistor having a delta-doped ohmic contact
US6852602B2 (en) Semiconductor crystal film and method for preparation thereof
Bayram et al. AlN/GaN double-barrier resonant tunneling diodes grown by metal-organic chemical vapor deposition
US5051786A (en) Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof
EP0252300B1 (en) Metal to semiconductor ohmic contacts
EP0452950A2 (en) Semiconductor device using whiskers and manufacturing method of the same
US5268582A (en) P-N junction devices with group IV element-doped group III-V compound semiconductors
JPH0864596A (ja) 半導体装置及びその製造方法
CN101501819A (zh) 在具有受控界面特性和扩散尾的第ⅳ族衬底上制造半导体器件的方法
JPH0766366A (ja) 半導体積層構造体およびそれを用いた半導体装置
JPH0793266B2 (ja) 半導体デバイスの製造方法
CN117790535A (zh) 具有碳含量阶梯分布的缓冲层的氮化镓hemt器件及其制造方法
Shibayama et al. Emergence of negative differential resistance through hole resonant tunneling in GeSn/GeSiSn double barrier structure
JPH0661270A (ja) 半導体装置の製造方法および半導体装置
US6033976A (en) Ohmic electrode, its fabricating method and semiconductor device
US8242538B1 (en) Method and device for growing pseudomorphic A1InAsSb on InAs
JP2000068497A (ja) ＧａＮ系化合物半導体装置
JP3708881B2 (ja) 半導体結晶膜，その製造方法，半導体装置及びその製造方法
US4926221A (en) Bipolar hot electron transistor
Nguyen Sillicon photonics based on monolithic integration of III-V nanostructures on silicon
Lin Investigating the growth, structural and electrical properties of III-V semiconductor nanopillars for the next-generation electronic and optoelectronic devices
Lin Investigating the growth, structural, and electrical properties of III-V semiconductor
JP2996715B2 (ja) 量子井戸箱の作製方法
Haraguchi et al. Current–voltage characteristics of GaAs nanowhiskers
JPH0513328A (ja) 混晶半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 11