JPH03155125A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH03155125A
JPH03155125A JP2293802A JP29380290A JPH03155125A JP H03155125 A JPH03155125 A JP H03155125A JP 2293802 A JP2293802 A JP 2293802A JP 29380290 A JP29380290 A JP 29380290A JP H03155125 A JPH03155125 A JP H03155125A
Authority
JP
Japan
Prior art keywords
group
layer
semiconductor device
metal
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2293802A
Other languages
English (en)
Other versions
JPH0793266B2 (ja
Inventor
Tien-Heng Chiu
ティエン―ヘン　チウ
John E Cunningham
ジョン　イー．カニンガム
W Gussen Keith
キース　ダブリュ．グーセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH03155125A publication Critical patent/JPH03155125A/ja
Publication of JPH0793266B2 publication Critical patent/JPH0793266B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、対■−Ｖ族半導体非合金化オーム性金属接点
に関する。
（従来技術） 光デバイスと電子デバイスを複合集積化してモノリシッ
ク集積オプト　エレクトロニック半導体システムとする
研究に多大の努力が傾注されているる。この努力はシリ
コンと■−ｖ族半導体デバイスとの集積化を含むもので
ある。このような集積化は単一チップ上に■−ｖ族半導
体とシリコン回路の両者を構成できるものである。最近
のシリコン上に成長させたＧａＡｓ反射マルチ量子井戸
変調器の実証は先デバイスと電子デバイスの集積化をさ
らに魅力的なものとした。ケイ・ダブリュ・グーセン（
Ｋ、Ｖ、Ｇｏｏｓｅｎ）らの“ＧａＡｓとシリコン基板
上に成長させたＧａＡｓ−ＡｌＧａＡｓマルチ量子井戸
反射変調器“と題する論文、「１ＥＥＥ　　フォトニッ
ク　テクノロジー　レタース（ｐｈｏｔｎｉｃ　Ｔｅｃ
ｈｎｏｌｏｇｙ　　Ｌｅｔｔｅｒｓ）Ｊ第１巻、１９８
９年１０月、３０４−３０６頁を参照のこと。
この論文は、シリコン基板上のＧａＡｓ−ＡｌＧａＡｓ
マルチ量子井戸変調器を開示する。このデバイスはｎ型
Ｓｉ基板上に成長させたＧａＡｓのｎ型層を有し、これ
は次に基板から順次ｎ型ＧａＡｓバッファ層、ｎ型Ａｌ
Ａｓとｎ型ＡｌＧａＡＳの１６段階からなる誘電ミラー
、ＧａＡｓとＡｌＧａＡｓの層からなる５０個のドープ
しないマルチ量子井戸、次にｐ型ＡｌＧａＡｓ層と続く
が、これはｎ型ＧａＡｓにより覆われている。
しかし、実際の集積オプト　エレクトロニックデバイス
の実現は必ず金属の相互接続を含み、これがオーム性接
点形成と冶金に関する新たな問題を提起する。オーム性
接点は線形電流対電圧特性を有し、金属・半導体接合の
電流・電圧特性にある高度抵抗面空乏領域の強い影響を
本来排除するものである。この種の接点は全ての半導体
デバイス、例えば電界効果トランジスタ、発光ダイオー
ド、レーザ、光検出器、変調器等の重要な要素である。
■−■族半導体材料上の非合金化オーム性接点例がジェ
イ・イー・カニンガム（Ｊ　、Ｅ、ｃＬＩｎｎｉｎｇｈ
ａＩｌｌ）ら、米国特許第４，７７２，９３４号１９８
８年９月２０日発行、に開示されており、これをここで
引用する。この特許においては、非合金化オーム接点は
デルタ・ドープされた単層とＧａＡｓ（０７４層の組の
複数から構成されるシーケンスのＧａＡｓの最上薄（２
，Ｓｎｍ）層上に金層を堆積することにより製造される
。シーケンスはバッフｙＧａＡｓ層上のデルタ・ドープ
された単層に始まりＧａＡｓ薄層に終わる。そのため金
層はバッファ層上でデルタ・ドープされた層から当該最
上ＧａＡｓ層だけ離れている。金はＧａＡｓによく接着
しないので、ＧａＡｓ面によく接着する他の金属、例え
ば、Ｃ「、Ｓｎなどの層を金層の堆積に先立って半導体
面上に堆積させる。
ジエイ・イー・カニンガム、米国特許第４，７８０．７
４８号、１９８８年１０月２５日発行と同第４．７８４
．９６７号、１９８８年１１月１５日発行、はそれぞれ
上記米国特許第４，７２２゜９３４号に開示の非合金化
オーム接点を有する半導体デバイス例を開示している。
しかし、Ｓｉ　ＩＣの確立されたメタライゼーション技
術は、アルミニウムによるものであるが、これは■−ｖ
族半導体、例えばＧａＡｓに用いる標準的全系オーム性
接点とは融和性を有しない。
そのためＧａＡｓとＳｉのデバイスの集積化を妨げる。
Ａｕ系オーム接点のＧａＡｓが５ｉｌＣの各種相互接続
の製造プロセスでＡｌと接触するこのような不融和性が
起こる。その結果有害なＡｕ−Ａｌ化合物、いわゆるパ
ープル　ブレイブを、特にＩＣが熱を受ける場合に、生
成する。具体的に述べると、Ａ　ｕ　２　Ａ　ｌは褐色
の脆性のある低伝導性の化合物で３００℃より高温で５
ｉＩＣに生成するが、このとき紫色のＡ　ｕ　Ａ　ｌ　
２が同時に生成する。例えば、ソラブ・ケイ・ガング（
ＳｏｒａｂＫ、Ｇｈａｎｄｉ）　、“マイクロ　エレク
トロニクスの理論と実際（Ｔｈｅ　Ｔｈｅｏｒｙ　ａｎ
ｄ　ＰｒａｅＬＩｃ　ｏｆ　Ｍｉｃｒｏｅｌｅｃｔｒｏ
ｎｌｃｓ）　’ウイリーアンドサンズ、ニューヨーク、
５２−５４頁（１９６８年）参照のこと。
（発明が解決しようとする課題） 以上のことから、５ｉｌＣと■−Ｖ族半導体デバイスの
両者と融和性を有する■−Ｖ族半導体材料、例えばＧａ
Ａｓへのオーム性接点の製造は望まれている。
（課題を解決するための手段） 本発明は、半導体デバイスにおける■−ｖ族半導体材料
に対する非合金化オーム性接点に関する。
本発明は、オプト　エレクトロニック集積回路の分野に
おいて有用であって、単一ベース、例えばＳｉベース上
のＳｉ系デバイスとｍ−Ｖ族生導体系デバイスのモノリ
シック集積回路を可能とするものである。非合金化接点
は半導体材料面にデルタ・ドーピングが存在することが
らオーム性である。この接点は分子線エピタキシャル法
（ＭＢＥ）により全て成長され、半導体層の堆積に続き
ＭＢＥチャンバー内で金属層は堆積される。接点金属は
アルミニウム系シリコンＩＣ相互接続技術のものと融和
性のあるものが適切である。アルミニウムを用いる場合
、ＡｕとＡｌとが互いに接触する場合に付随する“パー
プル　ブレイブ°が存在する危険を心配しなくともＧａ
Ａｓ表面ｔの集積を行うことができる。また接点金属と
してアルミニウムを使用すると、接触抵抗は従来のＩＩ
Ｉ−Ｖ族生導体への非合金化金属接点、例えばＧａＡｓ
に対するＡｕの接触抵抗より数倍（小さくなり）向上す
る結果となる。これは一部には金属（Ａｌ）の堆積が空
気に暴露される前に行われるのでＧａＡｓ表面に酸化物
が形成されない。さらにＡｌはＧａＡｓ表面をぬらしＧ
ａＡｓとエピタキシャル相関関係を形成して少なくとも
ＧａＡｓ結品と金属との界面においてＡｌ層は結晶化す
る。本発明により得られるＧａＡｓに対するアルミニウ
ム非合金化オーム性接点は約２．５Ｘ１０’Ωｄの接触
抵抗を有し、シリコン回路にＧａＡｓデバイスの相互接
続を可能にし、その結果５ｉｌＣにＧａＡｓデバイスの
集積化ができる。さらに接点は高電流を受けることがで
き、接点が小型化されデバイスの集積化が向上する。
（実施例の説明） 本発明を実施例で説明するが、第１図はシリコン上の■
−Ｖ族半導体板上にオーム性接点が形成された断面図を
示す。この図において、符号１１はシリコンベース、例
えばｎ型Ｓｉチップ即ち、ウェハベースを示し、これは
シリコン系集積回路（Ｓ　ｉ　Ｉ　Ｃ）の一部を形成す
る。−例として、このＳｉベース上に非合金化オーム性
接点を含む■−Ｖ族半導体層状構造１０を示す。■−Ｖ
族半導体材料はＧａＡｓ、ＡｌＧａＡｓ５ＩｎＡｓ　Ｉ
ｎＰ、　　Ｉ　ｎＧａＡｓ５　Ｉ　ｎＧａＡｓ　Ｐ、、
Ｉ　ｎＡ　ｌＧａＡｓ、、ＧａＳｂ、ＩｎＳｂのような
■−Ｖ族半導体材料から選択することができる。ここで
は説明のために■−ｖ族半導体をＧａＡｓ、　ドーパン
トをＳｉ、及び接点金属をＡｌとする。層状構造の層は
ＭＢＥ法により成長される。本実施例では、−例として
層状構造はｎ”ＧａＡｓ基板１２、厚さｌｎｍのｎ　均
一にＳｉドープされた（１０１８＋ ＣＩ″″３）ＧａＡｓ（バッファ）層１３、次ニ／＜ｙ
７ア層１３上に成長させたデルタ・ドープされたシーケ
ンスが続く。このシーケンスは１組以上の層を有し、各
組はドープされないＧａＡｓの２．５ｎｍ層（例えば１
４．１６．１８）とそれに続くＳｉの（１０’／ｃｄ）
デルタ・ドープされた単層（例えば１５．１６．１９）
を有する。２組以上の層を用いて非合金化接点をしっか
りと形成する。
デルタ・ドープされた単層はバッファ層１３上のドープ
されていないＧａＡｓ層の堆積の上に置く。
２個以上の当該組の層をＧａＡｓバッファ層上に堆積ま
たは当該デルタ・ドープされた単層をＧａＡｓバッファ
層上に堆積するこれらの例の場合、デルタ・ドープされ
た最上層（例えば１９）のドーピング濃度の密度はゼロ
から１５　Ｘ　１０１３／ｃＪの範囲である。平坦な金
属接点、厚さ１１００ｎのＡｌ層２０はＭＢＥチャンバ
ー内でエピタキシャルに堆積されるが、これは外界に先
に成長面を暴露することなくシーケンスの最終層上に直
接堆積されるので、半導体と金属との界面に酸化物の形
成を避ける結果となる。
層状構造１０を製造するためには、移動インクロック　
ステージにより相互連結された２基の成長チャンバーを
具備する真空ジェネレータＭＢＥシステム、例えばモデ
ルＶ８０中にＳｉベース１１を置く。このシステムにお
いて、ＭＢＥシステムの１つのチャンバの通常の噴散セ
ルを用いて、第■族元索とドーパント材料、この例では
それぞれガリウムとシリコンの蒸着を行う。第Ｖ族元素
であるヒ素はＭＢＥチャンバ内で加熱分解によりアリシ
ンＡ　ｓ　Ｈａから得られる。金属層であるＡｌは、真
空を中断することなくＭＢＥシステムの同一もしくは他
のチャンバでエピタキシャルに堆積される。金属層の堆
積に先立って、金属が堆積される表面の温度１０℃から
１００℃の範囲、好ましくは２０℃から５０℃の範囲、
最も好ましくは２５℃に低下させる。
高度にドープされるｎ　型ＧａＡｓ層１２をｎ型Ｓｉベ
ース１１上に成長させ、次にドープされたバッファ層１
３の成長が続くが、これは層１２上３次元ドーパント（
Ｓｉ）密度Ｎｄ約１０１８ｃＩ１１−３を有し１μｍの
厚さに成長させた。この後シリコン噴散セルを閉じてＳ
ｉの供給を中断して標準のドープされないヒ化ガリウム
の成長をヒ化ガリウム結晶の厚さが約２．５ｎｍになる
のに十分な時間で行い層１４を形成する。この時点でガ
リウム噴散セルを閉じヒ化ガリウム結晶の成長を中断し
て結晶をヒ素とシリコンだけに晒して層１４上にデルタ
・ドープされた層１５を成長させた。
シリコンが所定の密度になるのに要する時間はシリコン
堆積速度に関する前の成長から得られた知見を用いて計
算できる。本実施例の構成では、結晶成長は約２３分間
中断され約１５　Ｘ　１０１３／ｃｄの２次元密度を有
するシリコンを得た。ＧａＡｓ結晶は通常Ｃ−当り約６
Ｘ１０１４ガリウム原子を有するので、成長のこの中断
は本質的に結晶のガリウム　サイト１０個のうち約１個
にシリコン原子を置くものである。例えば、イー・エフ
・シューベルト（Ｅ、Ｐ、５ｃｈｕｂｅｒｔ）ら、“Ｔ
−３００にのデルタ・ドープされたｎ　　ＧａＡｓにお
ける電子移動度増速と電子濃度エンハンスメント“　　
「ソリッド　ステート　コミュニケーション（Ｓｏｌｉ
ｄ　５ｔａｔｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）Ｊ　、
第６３巻、第７号、１９８７年、５９１−５９４頁、特
に第４図参照。
厚さ２．５ｎｍの標準のドープされないＧａＡｓ結晶を
再成長させ、ガリウム噴散セルを閉じてＳｉ単層を成長
させるこのプロセスを本実施例では一例としてさらに２
回繰り返し、その結果第１図に全てを示す標準のドープ
されない結晶層１４．１６、及び１８とデルタ・ドープ
された層１５．１７及び１９を得た。接点を形成するた
めに、基板と堆積層を金属のエピタキシャル成長を行う
のに十分な低温に冷却する。Ａｌ堆積に適切な温度は１
０ないし１００℃、好ましくは２０ないし５０℃の範囲
である。１０℃未満の低温でも実施可能であるが経済的
ではない。−例で説明すると、２０ないし５０℃の範囲
、例えば２５℃に温度を下げ、アルミニウムをＭＢＥチ
ャンバの第２のチャンバで直接デルタ・ドープされた層
１９の表面上に厚さ約１１００ｎで堆積し層２０を得た
。
以上に記載の通り、デルタ・ドープされた層中のシリコ
ンは５　ｘ　１０１３／ｃｄの２次元ドーピング濃度に
達した。成長した結晶は０．５６ｎｍの格子定数を有す
るので、この２次元ドーピング濃度は約１０　ないし１
０　”ｃ＋＋＋−３の３次元シリコン濃９ 度となる。このドーピング濃度はシリコンをドーパント
する通常の結晶成長により達成できるものをはるかに超
えるものである。そのため低抵抗接点が得られ合金化ス
テップをなくすることができる。
第１図の層１５．１７及び１９は本明細書ではデルタ・
ドープされた層と呼ぶが、他の名称も従末技術では用い
られる。この種のドーピングは本質的に単一原子面また
は結晶の単層におけるドーパント量を増加する。従って
このドーピングを従来技術において原子面ドーピングと
呼んでいる。
例えば、シー・イー・シー・ウッド（Ｃ，Ｅ、Ｃ，νｏ
ｏｄ　）ら、”ＭＢＥ　　ＧａＡｓの“原子面”　ドー
ピングによる複合フリー　キャリア　プロファイル合成
”と題する論文、「ジャーナル　オブ　アプライドフィ
ジクス（Ｊｏｕｒｎａｌ　ｏｒ　Ａｐｐｌｉｅｄ　Ｐｈ
ｙｓｌｃｓ）　Ｊ第５１巻、１９８０年１月、３８Ｂ−
３８７頁参照。またはイー・エフ・シューベルト（Ｅ、
Ｆ、５ｃｈｕｂｅｒｔ）　　“分子線エピタキシー法に
よる鋸歯状半導体超格子成長における放射性電子ホール
再結合。
と題する論文、「フィジカル　レビュー（Ｐｈｙｓｉｃ
ａｔ　Ｒｅｖｌｕ）　ＢＪ第３２巻、第２号、１９８５
年７月１５日、１０８５−１０８９頁、参照のこと。
デルタ・ドープという用語はデイラックのデルタ関数か
らきたものでデルタ・ドープされた単層における電荷密
度を記述するのに有用な方法である。
但しこれは厳密には正しいとは言えない。と言うのはデ
イラックのデルタ関数はその中心に問題のある物理的意
味を有するためである。
第２図はバンド　ギャップ　エネルギー　ダイアグラム
を示し、これにより本発明の理論的な把握が可能である
。即ち、第２図は金属と半導体の界面に関するダイアグ
ラムであって、ここでデルタ・ドープされた単層、即ち
、層１７は界面からｚＤの距離に形成されている。この
図において、ＥＣは伝導エネルギーの端、Ｅｐはフェル
ミ　エネルギー、ｑは素電荷、φ８は金属半導体界面に
おけるショットキー障壁のポテンシャル高さ、ｑφ８は
金属半導体界面におけるショットキー障壁のエネルギー
高さ、及びｚＤは界面からデルタ・ドープされた原子層
までの距離を示す。この図は次の点を除き下記論文の第
１図または米国特許のものに類似している。即ち、価電
子帯エネルギーのない点を除き、Ｅ　が価電子帯エネル
ギーの■ 端とし、デルタ・ドープされた層（例えば１９）の最上
位の位置からすると、イー・エフ・シューベルト（Ｅ、
Ｆ、５ｃｈｕｂｅｒｔ）　　ら、　１デルタ　ドープさ
れた電界効果トランジスタ゛と題する論文、「ジャパニ
ーズ　ジャーナル　オブ　アプライド　フイジクス（Ｊ
ａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｒ　Ａｐｐｌｉｅ
ｄ　Ｐｈｙｓｉｃ）」第２４巻第８号、１９８５年８月
、Ｌ６０８−Ｌ６１０頁、の第１図、またはジョン・イ
ー・カニンガム（Ｊｏｈｎ　Ｅ、Ｃｕｎｎｌｎｇｈａｍ
　）ら、米国特許第４．７７２，９３４号、１９８８年
９月２０日発行、に示されたものに類似している。
デルタ・ドープされた単層（例えば１７）が金属２０か
ら半導体１８への界面から距ＭＺＤにあるとすると、ト
ンネルＩｌｌ壁ｔは薄＜（１＜２．）、従って障壁を通
る量子力学トンネル距離が主たるトランスポートの機構
となる。このデルタ・ドープされた単層（例えば１７）
が金属と半導体との界面から距離１において電子の貯蔵
所を形成する。
デルタ・ドープされた届のドナーから生成するこれらの
電子の主要部分は金属と半導体との界面における表面状
態を含有する。
本発明によりトンネル距離を最小にし、そのため接点抵
抗を下げることに加えて、本発明はさらにフェルミ順位
のピニング　プロセスの性質を有する。表面におけるフ
ェルミ順位ピニングは通常表面障壁があるため殆どのＧ
ａＡｓへの非合金化金属接点を整流性にする。デルタ・
ドーピングが表面近傍に強いバンドの曲げを作り、その
ため表面障壁を非常に薄くし、その薄さは表面とドーパ
ント　シートとの分離となる。そして、キャリアは金属
からＧａＡｓに容易に通り抜けることができ、そのため
接点はオーム性となる。しかし、オーム性接点接合に対
し金属と半導体間を選択する場合、多くの金属と半導体
間の接合に高い電子エネルギーの不適合を生じ、そのた
めＧａＡｓもしくは金属またはその双方に欠陥の形成に
よりそれを軽減する必要がある。表面領域近傍における
ＧａＡｓ中のこのような欠陥の形成はφＢの形成に寄与
すると考えられ、その結果フェルミ順位のピニングとな
る。表面−金属接合近傍にデルタ・ドープされた層（例
えば１９）を加える事によりフリーのキャリアが有効に
中間ギャップの深い順位を満たしフェルミ順位ピニング
　プロセスを少なくする。ＧａＡｓを湿潤することがで
きＧａＡｓ上でエピタキシャル成長できる金属としてＡ
ｌを選択すると、金属と半導体との接合を含む電子エネ
ルギーの不適合を最小にすることができる。金属表面と
ドープされない■−Ｖ層の表面との界面におけるＳｉの
存在がさらに電子エネルギーの不適合を確実に解消させ
フェルミ順位のピニングを減少する。
単一デルタ・ドープされた単層、例えば単層１７の理論
的解析を行い、比接触抵抗対界面からの距離Ｚ、との相
関を得ることができる。比接触抵抗を求めるために、ア
ール・エッチ・コックス（Ｒ，Ｈ，Ｃｏｘ）とエッチ・
ストラック（Ｈ，５ｔｒａｃｋ）により求められた式を
用いることができる。アール・エッチ・コックス及びエ
ッチ・ストラック、“ＧａＡｓデバイスに対するオーム
性接点”と題する論文「ソリッド　ステート　エレクト
ロニクス（Ｓｏｌｉｄ　５ｔａｔｅ　Ｅｌｅｃｔｒｏｎ
ｉｃｓ）Ｊ第１０巻、１２１３−１２１８頁、１９６７
年、参照。ここではこれを引用する。理論比接触抵抗（
ρＣ（ΩＣシ））は、次のトンネル電流のみを仮定して
計算された。
第３図では、変数をきめ、ＺＤの関数として予期される
比接触抵抗を示した。これを第３図にプロットした曲線
３１を得た。第３図から界面から６ の距離ＺＤが２．５ｎｍのとき理論的に１０　ないし１
０　’ｏｈｍ　ｃ−の比接触抵抗を与える。デルタ・ド
ープされた単層に対し界面からの距離が格子定数のオー
ダである限り、第３図かられかるように、非接触抵抗は
低い。単一デルタ・ドープされた層と単一ＧａＡｓ　（
２，５ｎｍ）薄層とで非合金化オーム性接点を形成する
のに十分ではあるが、ＧａＡｓ薄層とデルタ・ドープさ
れた層からなる組の複数のものが低接触抵抗を確実にす
るために使用された。
第４図は接触抵抗（Ｒ１−ＲＯ）対接点の半径サイズの
逆数を示す。実験値を求めるために、異なる半径のサイ
ズの接点を形成し測定し、上記アール・エッチ・コック
スとエッチ・ストラックにより推定の理論曲線と比較し
た。接触抵抗を求めるために、各種サイズのドツトがア
ルミニウムでとられた。これはネガ型レジスト（ＨＮＲ
１２０）でスピニングにより行われ、これはりソグラフ
ィで露光され現像されてレジストのドツトを残し次に１
２０℃で硬く焼成され。次に試料は１００：１のＨ２０
二ＨＦ溶液に起きレジストで覆っていないＡｌを除去し
た。試料はＭＢＥチャンバでインジウム付与済みのもの
であるためオーム性接点は基板の裏面に既に形成された
ものである。これを用いて、インジウムを銅板上で２０
０℃で溶融し、この上に試料を置き、次に板は直ちに除
かれ冷却された。そのため試料は板に溶接された。
半径１９５．１００．５０．３０，１９．１５．１０．
５及び７．５μｍのドツトを用いた。
第４図は得られた抵抗を半径の逆数（１／γ）の関数（
４角点）で示した。抵抗は測定装置によるものとドツト
サイズに無関係のバック抵抗（Ｒ）及び基板における接
触抵抗（ρ　×７２）Ｃ と広がり抵抗とからなる。小さいドツトに対しては、広
がり抵抗はｐｓｕｂ／（８γ）に等しく、１０００μΩ
−ｃｍの基板抵抗と仮定すると、最小のドツトに対しこ
れは０．１７ｏｈｗとなる。従って、広がり抵抗は無視
できる（ρ　の実際の値は推定値より低いものである）
。第４図の実線はＲｏ＋ρ　×７２を示し、ここで、Ｒ
は１．　　ＯｏｈＩｍでＯ ρ　は２．５Ｘ１０−’ｃｄである。実験データと計算
との適合は第４図に示す２．５Ｘ１０’ｏｈ１１−ｅｌ
ｌ１２の測定比接触抵抗をみても劣らない。
ドツト−基板電流−電圧（１−Ｖ）曲線は全てのドツト
サイズに対し１００ｍＡ以下は厳密には直線であった。
１００μｍと５０μｍの半径を有する非合金化デルタ・
ドープされた接点に対し優れた線状オーム性特性が得ら
れた。第５図と第６図はこれら接点の電流対電圧（１−
Ｖ）特性をそれぞれ示す。１．　　ＯｏｈＩ！ｌの全抵
抗は本オーム性接点法の高い可能性を示す。
第５図と第６図に示されるように、電流−電圧特性は厳
密な直線を示し、全てのスケールでＮ形やＮ形のパター
ンのないものであった。若干の非直線性の徴候は半径１
００μｍのドツトに対しては約６００ｍＡにおいて、半
径５０μｍのドツトに対しては約４００ｍＡにおいてみ
られる。この若干の非直線性の徴候は図面では目立つも
のではない。この直線性は基板工賃の電圧より正の高電
圧に存在し接点に対するトンネリングの重要性を示すも
のである。１００μｍ半径ドツトはＩＡを５０μ半径ド
ツトは０．８Ａの電流を破局的故障の前に流すことがで
きる。
これに比べて、ＧａＡｓに対する非合金化接点における
先の試みは１３５μｍより大きい半径のドツトに対して
は２５０ｍＡまでの直線性の接点であった。デルタ・ド
ープされた層よりむしろ高度にドープされた均一層を用
いるＧａＡｓへの非合金化接点の一例は、ダブリュ・テ
ィ・チャン（Ｖ、Ｔ、Ｔｓａｎ）、“分子線エピタキシ
ャル法によるｎ及びｐＧａＡｓへのインシチュ　オーム
性接点形成”と題する論文、「アプライド　フイジクス
レタース（Ａｐｐｌｆｅｄ　Ｐｈｙｓｌｃｓ　Ｌｅｔｔ
ｅｒｓ）Ｊ第３３巻（１９７９年）１０２２−１０２５
頁参照。またデルタ・ドーピングを用いる先の研究につ
いては、イー・′エフ・シューベルト（Ｅ、Ｆ、５ｃｈ
ｕｂｅｒｔ）ら、［アプライド　フィツクス　レタース
（Ａｐｐｌｆｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ）
Ｊ第４９　（５）巻、１９８６年８月、２９２−２９４
頁並びにジョン・イー・カニンガム（Ｊｏｈｎ　Ｅ、Ｃ
ｕｎｎｉｎｇｈａｏ＋　）ら米国特許節４，７７２，９
３４号、１９８８年９月２０日発行参照のこと。
金属例えばアルミニウムを使用する他の利点は、半導体
基板上堆積した金属表面上のエツチングパターンを湿潤
する能力のあることである。ＭＢＥプロセスにおいて、
金属は半導体表面上に層として堆積され、レジスト　パ
ターン堆積の介入するステップがない。金属（Ａｌ）層
は次にウェット　エツチングもしくはドライ　エツチン
グされうる。これに反し、■−Ｖ族半導体における金層
接点形成は先に形成したレジスト　マスクを通り半導体
面上に堆積されるのが一般的であって、次にレジスト上
に重なる金はりスト　オフ法により除去される。半導体
または基板上直接（レジストマストを通らずに）堆積さ
れた金層の過剰部分の除去は半導体表面の損傷となるの
が一般的である。
本発明の精神と範囲に逸脱することなく本実施例の多く
の変更が可能である。例えば、アルミニウム以外の金属
を接点として使用可能である。これらの金属は元素、合
金、または中間化合物、例えばＮｉＡｌ．ＣｏＡｌであ
る。これらは少なくとも次の条件を満足しなければなら
ない。即ち、高い伝導特性を有し、堆積する半導体材料
表面を湿潤し、半導体材料上エピタキシャル成長でき、
■−ｖ族半導体並びにＳｉ技術の両者と融和し、そのい
ずれかもしくは両者に悪影響を与えないことである。ｎ
型のヒ化ガリウムを製造するために他のドーパントも使
用できる。−例として、周期律表第■族元素、例えば、
ゲルマニウムとスズ、第■族元素、例えば硫黄、セレン
、及びテルルもそれに使用できる。ｐ型のデルタ・ドー
プされた単層の製造のために、第■族元索、例えばベリ
リウムとマグネシウム、並びにマンガン、亜鉛、及び炭
素も使用できる。−例として、上記ケイ・ダブリュ・ゴ
ーセン（に、Ｖ、Ｇｏｏｓｓｅｎ　）らの論文の第１図
に示されるＳＬ上のｐ型ＧａＡｓ構造への非オーム性接
点の形成のために、ＧａＡｓとデルタ・ドープされた単
層のシーケンスとそのシーケンスに続（Ａｌ層がｐ型の
ＧａＡｓキャップ層の代りに堆積できる。この例では、
ｐドーパントはＢｅＳＺｎＳＭｇ及びＣより選択できる
。
（発明の効果） 以上説明したように、本発明による金属、例えばアルミ
ニウムを使用することにより５ｉｌＣと■−Ｖ族半導体
デバイスの両者と融和性を有する■−ｖ族半導体材料例
えばＧａＡｓのオーム性接点を形成することができる。
上記の説明は、本発明の一実施例に関するもので、この
技術分野の当業者であれば、本発明の種々の変形例が考
え得るが、それらはいずれも本発明の技術的範囲の包含
される。
【図面の簡単な説明】
第１図は、シリコン上の■−ｖ族半導体材料デバイスの
断面図を示し、ここに本発明によるオーム性Ａｌ接点が
形成されている図、 第２図は、デルタ・ドープされたｎ型半導体金属接合の
エネルギー　バンド　ダイアグラムを示し、ここにドー
パントのシートが界面からＺＤの距離にあって薄い障壁
を形成し、そこにキャリアが通る図、 第３図は、金属と半導体との界面からのドーパント　シ
ートの距離を関数とする理論的接触抵抗を示す図、 第４図は、測定した基板・Ａｌドツト抵抗対ドツト半径
の逆数を示す（４角形点で）図でドツトに独立の抵抗を
１　ｏｈｍで接触抵抗を２．５Ｘ１０−６ΩＣ−として
近似させた図、 第５図は、半径１００μｍドツトに対する電流・電圧曲
線を示す図で６００ｍＡまで直線性を有し、流れる電流
はＩＡまでを示す図、及び第６図は、半径５０μｍドツ
トに対する電流・電圧曲線を示す図で４００ｍＡまで直
線性を有し、流れる電流は０．８Ａまでを示す図である
。 １０・・・■−Ｖ族半導体層状構造 １１・・・Ｓｉベース １２・−ｎ＋ＧａＡｓ１板 １３・・・バッファ層 １４．１６．１８・・・ドープされないＧａＡｓ１５．
１７．１９・・・ドープされた層２０・・・Ａｌ 出　願　人：アメリカン　テレフォン　アンドＦＩＧ、
３ アルミニウム ＦＩＧ、２ ａＡＳ ｎ−Ｃ；ａＡｓ ＦＩＧ、４ ↑隈の逆＠　　　（Ｃｍ　　）

Claims (30)

    【特許請求の範囲】
  1. （１）ＩＩＩ−Ｖ族半導体材料のドープされた層とその
    ドープされた層へのオーム性接点とからなる半導体デバ
    イスにおいて、 このオーム性接点が、 ａ）デルタ・ドープされた単層と、ドープされていない
    ＩＩＩ−Ｖ族半導体材料の薄層とからなる少なくとも１
    組の層であって、前記薄層の厚さは、２．５ナノメート
    ル以下であり、前記少なくとも１組の層はドープされた
    層上にあり、及び ｂ）オーム性接点を完成する、前記少なくとも１組の層
    の最上位上の金属のエピタキシャル層からなることを特
    徴とする半導体デバイス。
  2. （２）前記金属はＩＩＩ−Ｖ族半導体材料の表面を湿潤
    でき、前記ＩＩＩ−Ｖ族半導体材料上結晶性状態でエピ
    タキシャル成長できることを特徴とする請求項１記載の
    半導体デバイス。
  3. （３）前記金属はアルミニウムであることを特徴とする
    請求項１記載の半導体デバイス。
  4. （４）前記少なくとも１組の層と金属のエピタキシャル
    層を分子線エピタキシー法により堆積することを特徴と
    する請求項１記載の半導体デバイス。
  5. （５）前記の少なくとも１組の層を複数備えて、前記ド
    ープされた層と金属層との間に配置することを特徴とす
    る請求項１記載の半導体デバイス。
  6. （６）前記少なくとも１組の層を３つ含むことを特徴と
    する請求項５記載の半導体デバイス。
  7. （７）前記金属層はデルタ・ドープされた単層上にあり
    、さらにデルタ・ドープされた層はドープされた層と、
    前記少なくとも１組の層の中間にあることを特徴とする
    請求項１記載の半導体デバイス。
  8. （８）前記ＩＩＩ−Ｖ族半導体材料は、ＧａＡｓ、Ａｌ
    ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、Ｉ
    ｎＡｓ、ＩｎＡｌＧａＡｓ、ＧａＳｂ、ＩｎＳｂからな
    る群から選択される材料を含むことを特徴とする請求項
    １記載の半導体デバイス。
  9. （９）前記デルタ・ドープされた単層は周期律表の第Ｉ
    Ｉ族、第ＩＶ族元素及び第ＶＩ族元素からなる群から選
    択されるドーパントを含み、前記第ＩＩ族元素はベリリ
    ウム、炭素、マグネシウム、マンガン及び亜鉛を含み、
    前記第IV族元素はゲルマニウム、ケイ素及びスズを含み
    、及び前記第ＶＩ族元素はセレン、硫黄、テルル及びス
    ズを含むことを特徴とする請求項１記載の半導体デバイ
    ス。
  10. （１０）ＩＩＩ−Ｖ族半導体材料はＧａＡｓであり、ド
    ーパントはＳｉであり、金属はＡｌであることを特徴と
    する請求項１記載の半導体デバイス。
  11. （１１）前記半導体デバイスはＳｉ・ベースを含むこと
    を特徴とする請求項１記載の半導体デバイス。
  12. （１２）前記半導体デバイスはＳｉ・ベース上に成長さ
    せたＩＩＩ−Ｖ族半導体基板を含むことを特徴とする請
    求項１記載の半導体デバイス。
  13. （１３）前記ＩＩＩ−Ｖ族半導体基板はｎタイプＧａＡ
    ｓを含み、前記Ｓｉ・ベースはｎタイプＳｉを含むこと
    を特徴とする請求項１２記載の半導体デバイス。
  14. （１４）ＩＩＩ−Ｖ族半導体材料のドープされた層とド
    ープされた層へのオーム性接点とからなる半導体デバイ
    スの製造方法において、 （ａ）ＩＩＩ−Ｖ族半導体材料のドープされた層上にデ
    ルタ・ドープされた単層とドープされていないＩＩＩ−
    Ｖ族半導体材料の薄層とからなる少なくとも１組の層を
    堆積するステップと、 （ｂ）オーム性接点を完成するために前記少なくとも１
    組の層の最上位層上に金属層をエピタキシャル堆積する
    ステップとからなり、この薄層は、２．５ナノメートル
    以下であることを特徴とする半導体デバイスの製造方法
    。
  15. （１５）前記金属はＩＩＩ−Ｖ族半導体材料の表面を湿
    潤でき、前記ＩＩＩ−Ｖ族半導体材料上の結晶性状態で
    エピタキシャル成長できることを特徴とする請求項１４
    記載の方法。
  16. （１６）前記少なくとも１組の層と金属層を少なくとも
    分子線エピタキシー法により堆積することを特徴とする
    請求項１４記載の方法。
  17. （１７）金属の堆積に先立って、製造するデバイスの温
    度を金属のエピタキシャル成長させるのに十分な温度に
    低下させることを特徴とする請求項１４記載の方法。
  18. （１８）前記金属はアルミニウムであることを特徴とす
    る請求項１４記載の方法。
  19. （１９）前記少なくとも１組の層とＡｌ層を少なくとも
    分子線エピタキシー法により堆積し、Ａｌ層の堆積に先
    立って、製造するデバイスを１０℃から１００℃の温度
    範囲に冷却することを特徴とする請求項１８記載の方法
    。
  20. （２０）前記温度は２０℃から５０℃の範囲にあること
    を特徴とする請求項１９記載の方法。
  21. （２１）前記温度は２５℃であることを特徴とする請求
    項１９記載の方法。
  22. （２２）前記の少なくとも１組の層を複数備え、前記ド
    ープされた層と金属層との間に配置されることを特徴と
    する請求項１４記載の方法。
  23. （２３）前記少なくとも１組の層を３つ含むこと特徴と
    する請求項２２記載の方法。
  24. （２４）前記金属層はデルタ・ドープされた単層上にあ
    り、さらにデルタ・ドープされた層はドープされた層と
    前記少なくとも１組の層の中間に堆積されることを特徴
    とする請求項１４記載の方法。
  25. （２５）前記ＩＩＩ−Ｖ族半導体材料はＧａＡｓ、Ａｌ
    ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、Ｉ
    ｎＡｓ、ＩｎＡｌＧａＡｓ、ＧａＳｂ、ＩｎＳｂからな
    る群から選択される材料を含むことを特徴とする請求項
    １４記載の方法。
  26. （２６）前記デルタ・ドープされた単層は、周期律表の
    第ＩＩ族元素、第ＩＶ族元素及び第ＶＩ族元素からなる
    群から選択されるドーパントを含み、前記第ＩＩ族元素
    はベリリウム、炭素、マグネシウム、マンガン及び亜鉛
    を含み、前記第ＩＶ族元素はゲルマニウム、ケイ素及び
    スズを含み、及び前記第ＶＩ族元素はセレン、硫黄、テ
    ルル及びスズを含むことを特徴とする請求項１４記載の
    方法。
  27. （２７）ＩＩＩ−Ｖ族半導体材料はＧａＡｓを含み、ド
    ーパントはＳｉを含み、及び金属はＡｌを含むことを特
    徴とする請求項１４記載の方法。
  28. （２８）前記半導体デバイスはＳｉ・ベースを含むこと
    を特徴とする請求項１４記載の方法。
  29. （２９）前記半導体デバイスはＳｉ・ベース上に成長さ
    せたＩＩＩ−Ｖ族半導体基板を含むことを特徴とする請
    求項１４記載の方法。
  30. （３０）前記ＩＩＩ−Ｖ族半導体基板は、ｎ型ＧａＡｓ
    を含み、前記Ｓｉ・ベースは、ｎ型Ｓｉを含むことを特
    徴とする請求項２９記載の方法。
JP2293802A 1989-11-02 1990-11-01 半導体デバイスの製造方法 Expired - Lifetime JPH0793266B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US430558 1989-11-02
US07/430,558 US5013685A (en) 1989-11-02 1989-11-02 Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon

Publications (2)

Publication Number Publication Date
JPH03155125A true JPH03155125A (ja) 1991-07-03
JPH0793266B2 JPH0793266B2 (ja) 1995-10-09

Family

ID=23708046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2293802A Expired - Lifetime JPH0793266B2 (ja) 1989-11-02 1990-11-01 半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US5013685A (ja)
EP (1) EP0426380B1 (ja)
JP (1) JPH0793266B2 (ja)
KR (1) KR0142099B1 (ja)
DE (1) DE69024331T2 (ja)
HK (1) HK119196A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022121410A (ja) * 2021-02-08 2022-08-19 ３－５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 積層型のｉｉｉ－ｖ族半導体ダイオード

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416338A (en) * 1992-02-29 1995-05-16 Nippondenso Co., Ltd. Semiconductor device with quantum well resonance states
KR960004594B1 (ko) * 1993-03-17 1996-04-09 엘지전자주식회사 적외선 광 검출기
US5306386A (en) * 1993-04-06 1994-04-26 Hughes Aircraft Company Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates
US5965931A (en) * 1993-04-19 1999-10-12 The Board Of Regents Of The University Of California Bipolar transistor having base region with coupled delta layers
US5422305A (en) * 1993-10-29 1995-06-06 Texas Instruments Incorporated Method of forming implanted silicon resonant tunneling barriers
US6043143A (en) * 1998-05-04 2000-03-28 Motorola, Inc. Ohmic contact and method of manufacture
US6258616B1 (en) 1998-05-22 2001-07-10 Lucent Technologies Inc. Method of making a semiconductor device having a non-alloyed ohmic contact to a buried doped layer
US6555457B1 (en) * 2000-04-07 2003-04-29 Triquint Technology Holding Co. Method of forming a laser circuit having low penetration ohmic contact providing impurity gettering and the resultant laser circuit
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
DE10061529A1 (de) * 2000-12-11 2002-06-27 Infineon Technologies Ag Feldeffekt gesteuertes Halbleiterbauelement und Verfahren
US6888170B2 (en) * 2002-03-15 2005-05-03 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
US6953740B2 (en) * 2002-03-15 2005-10-11 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
CN112670356B (zh) * 2020-12-24 2023-05-12 湖南科莱特光电有限公司 单分子层内δ掺杂的半导体材料及其制备方法和探测器
CN115050825B (zh) * 2021-03-09 2025-11-28 广西飓芯科技有限责任公司 一种低比接触电阻率的p型III-V族半导体材料与导电电极欧姆接触的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181057A (ja) * 1983-03-30 1984-10-15 Nec Corp 半導体素子の電極
JPS614278A (ja) * 1984-06-14 1986-01-10 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体装置
JPS631064A (ja) * 1986-06-06 1988-01-06 アメリカン　テレフオン　アンド　テレグラフ　カムパニ− 電界効果トランジスタとその製造方法
JPS631063A (ja) * 1986-06-06 1988-01-06 エイ・ティ・アンド・ティ・コーポレーション オーム接点

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
US4662060A (en) * 1985-12-13 1987-05-05 Allied Corporation Method of fabricating semiconductor device having low resistance non-alloyed contact layer
US4784967A (en) * 1986-12-19 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating a field-effect transistor with a self-aligned gate
EP0283278B1 (en) * 1987-03-18 1993-06-23 Fujitsu Limited Compound semiconductor device having nonalloyed ohmic contacts
JPH0812844B2 (ja) * 1987-03-27 1996-02-07 日本電気株式会社 ▲ｉｉｉ▼−ｖ族化合物半導体およびその形成方法
JP2586053B2 (ja) * 1987-09-25 1997-02-26 日本電気株式会社 電界効果トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181057A (ja) * 1983-03-30 1984-10-15 Nec Corp 半導体素子の電極
JPS614278A (ja) * 1984-06-14 1986-01-10 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体装置
JPS631064A (ja) * 1986-06-06 1988-01-06 アメリカン　テレフオン　アンド　テレグラフ　カムパニ− 電界効果トランジスタとその製造方法
JPS631063A (ja) * 1986-06-06 1988-01-06 エイ・ティ・アンド・ティ・コーポレーション オーム接点

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022121410A (ja) * 2021-02-08 2022-08-19 ３－５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 積層型のｉｉｉ－ｖ族半導体ダイオード
US11784261B2 (en) 2021-02-08 2023-10-10 Azur Space Solar Power Gmbh Stacked III-V semiconductor diode
JP2023179596A (ja) * 2021-02-08 2023-12-19 ３－５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 積層型のｉｉｉ－ｖ族半導体ダイオード

Also Published As

Publication number Publication date
KR0142099B1 (ko) 1998-07-15
EP0426380A3 (en) 1993-08-18
EP0426380A2 (en) 1991-05-08
US5013685A (en) 1991-05-07
KR910010760A (ko) 1991-06-29
JPH0793266B2 (ja) 1995-10-09
DE69024331D1 (de) 1996-02-01
EP0426380B1 (en) 1995-12-20
HK119196A (en) 1996-07-12
DE69024331T2 (de) 1996-06-27

Similar Documents

Publication Publication Date Title
JPH03155125A (ja) 半導体デバイスの製造方法
US6229153B1 (en) High peak current density resonant tunneling diode
US5170226A (en) Fabrication of quantum devices in compound semiconductor layers and resulting structures
EP0248439B1 (en) Field-effect transistor having a delta-doped ohmic contact
US4772934A (en) Delta-doped ohmic metal to semiconductor contacts
JPH07118531B2 (ja) ホットエレクトロン・ユニポーラ・トランジスタ
Yablonovitch The chemistry of solid-state electronics
JP3000476B2 (ja) 半導体装置
JPH0661270A (ja) 半導体装置の製造方法および半導体装置
Musca et al. Heterojunction blocking contacts in MOCVD grown Hg/sub 1-x/Cd/sub x/Te long wavelength infrared photoconductors
JPH0337735B2 (ja)
Mallet et al. Metallic Nanoalloys on Vertical GaAs Nanowires: Growth Mechanisms and Shape Control of Ni-GaAs Compounds
Al Huwayz et al. Effects of substrate material on the electrical properties of self-assembled InAs quantum dots-based laser structures
JPH04277680A (ja) トンネルトランジスタ及びその製造方法
Mock et al. Vacancy doping and charge transport in B i 2 S 3 nanoparticle films for photovoltaic applications
JP2576232B2 (ja) 半導体結晶
Nabet et al. Ultra‐High‐Speed Dilute Nitride Photodetectors on GaAs Substrate for 1310 nm Operation
Davies Quantum electronics: the physics and technology of low-dimensional electronic systems into the new millennium
JPH0226078A (ja) 電子干渉素子
Sivaraya Hot electron spectroscopy studies of indirect tunnel barriers
JP2825930B2 (ja) 半導体受光素子
Klump et al. 60th Electronic Materials Conference
JPH03165071A (ja) 半導体受光素子
Fitzgerald Physics Nobel Prize honors roots of information age
JPH025511A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 16