JPS631064A - 電界効果トランジスタとその製造方法 - Google Patents

電界効果トランジスタとその製造方法

Info

Publication number
JPS631064A
JPS631064A JP62140137A JP14013787A JPS631064A JP S631064 A JPS631064 A JP S631064A JP 62140137 A JP62140137 A JP 62140137A JP 14013787 A JP14013787 A JP 14013787A JP S631064 A JPS631064 A JP S631064A
Authority
JP
Japan
Prior art keywords
delta
doped
layer
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62140137A
Other languages
English (en)
Other versions
JPH054812B2 (ja
Inventor
ジョン　エドワード　キューニンガム
アードマン　エフ．シュバート
ウォン−ティエン　ツアング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS631064A publication Critical patent/JPS631064A/ja
Publication of JPH054812B2 publication Critical patent/JPH054812B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3246—Monolayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は分子ビームエピタキシー法によって成長される
電界効果形トランジスタに関する。
〔背景技術〕
当分野において最近提案されている電界効果形トランジ
スタの形態に電流チャネルがＧａＡｓの２つのドープさ
れない層の間のデルタ　ドープされた単一平面から成る
電界効果形トランジスタがある。このデルタ　ドープ電
界効果形トランジスタがＥ、Ｆ、シューベルト（Ｅ、Ｆ
、５ｃｈｕｂｅｒｔ）及びに、プルーグ（Ｋ、Ｐｌｏｏ
ｇ）によってジャパニーズ　ジャール　オブ　アプライ
ド　フィジクス（ＪａｐａｎｅｓｅＪｏｕｒｎａｌ　　
ｏｆ　　Ａｐｐｌｉｅｄ　　Ｐｈｙｓｉｃｓ）　　、　
Ｖ　　ｏ　　１．２　４　、　八ｂ、８．１９８５年８
月、ページＬ−６０８−６１０に発表の論文〔デルクド
ープ電界効果形トランジスタ（Ｔｈｅ　σ−Ｄｏｐｅｄ
　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）
〕において開示されている。シューベル）　（Ｓｃｈｕ
ｂ−ｅｒｔ　）らの論文においては、最初に分子ビーム
エピタキシー（ｍｏｌｅｃｕｌａｒ　ｂｅａｍ　ｅｐｉ
ｔａｘｙ　Ｍ　Ｂ　Ｅ）を使用して半絶縁ヒ化ガリウム
（ＧａＡｓ）７Ｊ板上に０．３５μｍの厚さのドープさ
れないＱａＡｓ層が成長される。次に、ＭＢＥの際にＧ
ａシャッターを閉じ、ケイ素（Ｓｌ）シャンク−を開き
、Ａｓシャッターは開いたままとすることによって、Ｇ
ａＡｓの通常の結晶成長モードを中断して、デイラック
デルタ関数に類似するドーピングプロフィルが実現され
る。つまり、Ａｓ−安定結晶面を保持する一方で、ｎ−
タイプ　ドーピングのために使用されるＳｉセルのシャ
ッターが開かれ不純成長モードとされる。このモードの
間はホスト結晶の成長は′ｍＶｔされない。正規の結晶
の際にはＧａＡｓの１００面は平方メートル当たり約６
．２５Ｘ１０”のＧａ原子を含む。デルタ　ドーピング
のために使用される二次元Ｓｉ濃度は１０１３原子ｃｍ
　−”以下である。つまり、単−層のＱａ位置の小さな
割合のみがケイ素原子によって占拠される。
このデルタ　ドープ領域に続いて、３０ナノメートルの
厚さめドープされないＧａＡｓ層が成長される。最後に
、ソース電極及びドレイン電極がドープされないＧａＡ
ｓ層の表面上の所定の位置にＡ　ｕ　Ｇ　ｅ　／　Ｎ　
ｉオーム接点を約４５０℃にて約３分間合金（ａｌｌａ
ｙｉｎｇ）することによって提供される。このソース電
極とドレイン電極の間にＣｒ／Ａｕ膜を位置することに
よってショットキゲートが形成される。
このショットキデルタ　ドープ電界効果形トランジスタ
は先行技術による電界効果形トランジスタと比較すると
かなり優れるが、従来の合金接点（ａｌｌｏｙｅｄ　ｃ
ｏｎｔａｃｔｓ）の代わりに優れた形態のオーム接点を
提供することによってさらに大きく改良することができ
る。先行技術において周知のように、合金オーム接点（
ａｌｌｏｙｅｄ　ｏｈｎ＋ｉｃ　ｃｏｎｔａｃｔｓ）は
異なる化学組成のトーナーが形成され、これによってデ
バイスの性能が影響されるという欠点を持つ。合金（ａ
ｌｌｏｙｉｎｇ）はさらにこれが金属とドープされない
半導体材質との界面に不規則性を与える点でも問題を持
つ。この不規則性はこのタイプの接点を使用する電界効
果形トランジスタが予期せぬ挙動を示す原因となる。
〔発明の概略〕 本発明においてはｔｎ−ｖ族半専体材質内に形成された
優れたオーム接点を持つ新たなタイプのデルタ　ドープ
電界効果形トランジスタが提供される。このオーム接点
はソース電極とトレイン電極によって与えられる金属と
半導体との接合から所定の距離だけ離れた所に複数のデ
ルタ　トープドナー層を形成することによって作成され
る。この複数のデルタ　ドープ　ドナー層は互いに■−
■旗手導体材質の電子のトンネル幅以下の距離だけ離さ
れる。このデルタ　ドープ層に溝が食刻され、クロムと
金の膜が堆積され、このデルタ　ドープ層の下側のドー
プされないＧａＡｓ層と直接に接触するゲート電極が形
成される。チタンと金から成るソース及びドレイン電極
がこのゲート電極によって占拠される溝の各側のデルタ
　ドープ層上に堆積される。
本発明は図面とともに以下の詳細な説明を読むことによ
って一層明白となる。
〔実施例の説明〕
第１図はソース電極及びドレイン電極の両方に優れたオ
ーム接点が提供される本発明によるデルタ　ドープ電界
効果形トランジスタを断面図にて示す。この図面におい
て、半絶縁ＧａＡ１板１００はトローリーインターロッ
ク　ステージ（ｔｒｏｌｌｅｙ　１ｎｔｅｒｌｏｃｋ　
ｓｔａｇｅ）によって相互接続された２つの成長チャネ
ルを持つ真空ジェネレータモデルＶ８０分子エピタキシ
ー（ｍｏｌｅｃｕｌａｒ　ｂｅａｍｅｐｉＬａｘｙ　、
　ＭＢ　Ｅ）システム内に位置される。このシステム内
においては、従来の浸出セルはドーパント剤として使用
されるガリウムとケイ素にて満される。アーセノ（Ａ’
５Ｈ３）の管をこのチャンバーに向け、これを成長プロ
セスの際に熱分解することによってヒ素が送られる。最
初、Ｓｉのシャッターが閉じられ、ドープされないＧａ
Ａｓの１μｍ厚の層１０１が半絶縁ＧａＡｓ基板１００
上に成長される。この時点において、Ｇａシャッターが
閉じられ、Ａｓシャッターは開けたままとされ、Ｓｉシ
ャッターが開かれ、このドープされないＧａＡｓ上にデ
ルタ　ドープ単一層１０２が成長される。このＧａＡｓ
の１００結晶面は平方センナメートル当たり約６．２５
Ｘ１０”のＧａ原子を含む。平方センナメートル当たり
約１０１ｆｆ原子のケイ素濃度が達成されるまでＳｉシ
ャッターは開いたままとされ、Ｇａシャッターは閉じた
ままとされる。従って、単一層界面のガリウム位置の少
しの割合のみがケイ素原子によって占拠される。このレ
ベルのケイ素濃度は、約２３分間Ｓｉシャッターを開き
、Ｇａシャッターを閉じたままとすることによって達成
される。
デルタ　ドープ層１０２が成長された後、ＧａＡｓのド
ープされない層１０３がＧａシャッターを再び開き、Ｓ
ｉシャッターを閉じることによって成長され、約３０か
ら６０ナノメートルの厚さを持つ層１０３が得られる。
この時点でＧａシャッターが再び閉じられ、Ｓｉシャッ
ターが約２３分間開かれデルタ　ドープ層１１１が成長
される。
この層１１１が形成された後、再びＧａシャッターを開
け、Ｓｉシャッターを閉じることによってドープされな
いＧａＡｓが成長され、約２ナノメートルの厚さを持つ
ドープされない層１２１が得られる。次に、デルタ　ド
ープ層を成長するプロセスと２ナノメートルの厚さを持
つドープされないＧａＡｓの層を成長させるプロセスが
、追加のデルタ　ドープ層１１２から１１５及びこれら
の間のドープされない層１２２から１２５が形成される
まで反復される。この最後のＧａＡｓのドープされない
層１２５はソース電極及びドレイン電極が堆積される面
１２６を提供する。
マスクを使用してリングラフイック　プロセスにてゲー
ト電極を形成すべき所にチャネル１２７が食刻される。
この食刻はチャネル１２７が上側の５つのデルタ　ドー
プ層１１１から１１５の全てを通り抜け、ＧａＡｓのド
ープされない層１０３に到達し、チャネル１２７の底が
第１のデルタ　ドープ層１０２から約１０から３０ナノ
メートル離れた所に達するのに必要とされるのに十分な
期間だけ行なわれる。この食刻プロセスの後の通常の洗
浄ステップに続いて、ゲート電極１３１を形成するため
にチャネル１２７内にクロムと金の膜が堆積される。こ
の実施態様においては、約１マイクロメートルの幅を持
つゲート電極が形成される。最後に、ウェーハ上のソー
ス電極及びドープ電極が形成されるべき位置のドープさ
れない層１２５上にチタン−合接点１３２及び１３３が
堆積される。この実施態様においては、これら電極はゲ
ート電極１３１のエツジから約１μｍ離れて位置される
。
本発明に使用されるオーム接点の詳細は第２図に断面図
にて示されるオーム接点に関する以下の説明によって明
白となる。この図に示される接点を形成するためには、
高濃度にドープされたｎ十タイプのヒ化ガリウム基板１
１がトロリーインターロ・ツクステージ（ｔｒｏｌｌｅ
ｙ　１ｎｔｅｒｌｏｃｋ　ｓｔａｇｅ）にて相互接続さ
れた２つの成長チャンバーを持つ真空ジェネレータモデ
ルＶ８０分子ビームエピタキシー　システム（Ｖａｃｕ
ｕｍ　Ｇｅｎｅｒａｔｏｒ　ｍｏｄｅｌ　Ｖ２ＯＭｏ１
ｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ（ＭＢ　Ｅ）
　ｓｙｓｔｅｍ）内に置かれる。このシステム内におい
ては、従来の浸出セルが第■族の元素の蒸発、及びドー
パント材質の蒸発に使用される。ここに成長されたオー
ム接点では、ガリウムが第■族の元素として使用され、
ドーパント材質はケイ素とされる。第■族の元素である
ヒ素はアーセノ（ＡＳＨ：ｌ）をＭＢＥチャンバー内で
熱分解することによって得られる。
基板１１をＭＢＥ装置内に置いた後に、基板１１上にド
ーピングされたバッファ層１２が１ミクロンの厚さとな
るまで成長される。ここで、三次元ドーパント濃度は約
Ｉ　Ｑ”ａ！Ｉ−’とされる。この時点で、ガリウム浸
出セルを閉じ、結晶がヒ素とケイ素のみに露出されるよ
うにすることによって２３分間このＮタイプのヒ化ガリ
ウム結晶の成長が中断され、代わりにバッファＦｆ１２
の上にデルタ　ドープ層１３が成長される。ケイ素の堆
積速度と関連しての前の成長に関するデータを使用する
ことによって、所定のケイ素濃度を達成するために必要
とされる時間が計算される。この−例としての実施Ｂ様
においては結晶の成長が２３分間だけ中断され、これに
よって約５×１０１３／ｃＩＩＩの二次元ケイ素濃度が
達成された。この結晶は、通常、平方センチメートル当
たり約６Ｘ１０’“個の第■族の元素を持つため、この
成長の中断は概むねこの結晶の１０個のガリウム位置の
１つをケイ素原子と置換する。ガリウム浸出セルが再び
開けられ、結晶が約２６５ナノメートルだけ成長され、
これによって層１４が形成される。ガリウム浸出セルを
閉じ、次に正規の結晶を再成長されるプロセスがさらに
４回反復され、結果として、第２図に示されるデルタ　
ドープ層１５．１７．１９及び２１、並びに正規のＮド
ープ結晶層１６．１８．２０及び２２が得られる。
第２図内の層１３、Ｉ５．１７．１９及び２１は本発明
においてはデルタ　ドープ層と呼ばれるが、先行技術に
おいては他のよびかたも使用されている。このタイプの
ドーピングは結晶の単一原子プレーン（ｓｉｎｇｌｅ　
ａｔｏｍｉｃ　ｐｌａｎｅ）、つまり、単−層（ｍｏｎ
ｏ　Ｉ　ａ　ｙｅｒ”）内のドーパント濃度を増加させ
る。このため、先行技術による文献によっては、このド
ーピングを原子プレーン　ドーピングと説明するものも
ある。これに関しては、ジャーナルオブアプライドフィ
ジクス（ｊｏｕｒｎａｌ　ｏｆ　Ａｐ−ｐｌｉｅｄ　ｐ
ｈｙｓｉｃｓ）、Ｖｏｌ、５１．１９８０年１月、ペー
ジ３８３−３８７に発表のＣ，Ｅ、Ｃ，ウッド（Ｃ。
Ｅ、Ｃ，Ｗｏｏｄ）　、Ｇ、メツェ（Ｇ、ＭｅＬｚｅ）
、ｊ、ベリー（Ｊ。
Ｂｅｒｒｙ）及びり、Ｆ、イーストマン（Ｌ、Ｉ’、Ｅ
ａｓｔｍａｎ）による論文（ＭＢＥ　　ＧａＡｓの“原
子プレーン”ドーピングによる複合自由キャリアプロフ
ィルの分析（Ｃｏｍｐｌｅｘ　ｆｒｅｅ−ｃａｒｒｉｅ
ｒ　ｐｒｏｆｉｌｅ　５ｙｎｔｈｅｓｉｓｂｙ　　”ａ
ｔｏｍｉｃ−ｐｌａｎｅ″ｄｏｐｉｎｇ　ｏｆ　ＭＢＣ
ＧａＡｓ）　）、及びフィジカルレビュー　　Ｂ　（Ｐ
ｈｙｓｉｃａｌ　ＲｅｖｉｅｗＢ）、Ｖｏｌ、３２、嵩
２．１９８５年７月１５日、ページ１０８５−１０８９
に発表のＥ、Ｆ、シューベルト（Ｅ、Ｆ、５ｃｈｕｂｅ
ｒｔ）　、Ｙ、ホリコシ（Ｙ、１ｌｏｒｉｋｏｓｈｉ）
及びに、プルーグ（Ｋ、Ｐｌｏｏｇ）　らの論文〔分子
ビームエピタキシーによる新たな鋸歯半導体超格子成長
における放射電子ホール再結合（Ｒａｄｉａｔｉｖｅ　
ｅｌｅｃ−ｔｒｏｎ−ｈｏｌｅ　ｒｅｃｏｍｂｉｎａｔ
ｉｏｎ　ｉｎ　ａ　ｎｅｗ　ｓａｗｔｏｏｔｈｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ　５ｕｐｅｒ　１ａｔｔｉｃｅ　ｇ
ｒｏｗｔｈ　ｂｙ　ｍｏｌｅｃ−ｕｌａｒ−ｂｅａｍ　
ｅｐｉｔａｘｙ））を参照すること。用語“デルタ　ド
ープ”は、デルタ　ドープ単一層内の荷電密度を記述す
るのに便利なデイラックデルタ関数に由来する。ただし
、この関数はその中心に疑わしい物理的意味を持つため
厳密には正しくない。
このオーム接点を完成させるために、層２２の表面２３
上に層２４を形成するためにクロムが杓２０ナノメート
ルの厚さに堆積され、次に層２５を形成するために約２
００ナノメートルの金が蒸着される。こうして形成され
た２５５マイクロメートルの半径を持つデルタ　ドープ
接点は優れた線形オーム特性を示した。このオーム接点
の電流電圧特性が第３図に示される。１．４オームの総
抵抗は本発明によるオーム接点法が高い潜在能力を持つ
ことを示す。第３図に示されるように、この電流電圧特
性は全範囲にわたって、Ｓ−及びＮ−形状を持たない完
全に線形の形状を示す。
コックス（Ｃｏｘ）及びストラック（Ｓ　ｔｒａｃｋ）
によって展開された数式を使用して固有接触抵抗が計算
された。これに関しては、例えば、ソリッドステート　
エレクトロニクス（Ｓｏｌｉｄ　５ｔａｔｅ　Ｅｌｅｃ
ｔ−ｒｏｎｉｃｓ）　、Ｖｏ　１．　　Ｌ　Ｑ、ページ
１２１３−１２１８．１９６７年に掲載のＲ，Ｉ＋、コ
ックス（Ｒ。
１１、Ｃｏｘ）及びＨ，ストランク（１１，５ｔｒａｃ
ｋ）の論文（ＧａＡｓデバイスのオーム接点（Ｏｈｍｉ
ｃ　Ｃｏｎｔａｃｔｓ　ｆｏｒＧａＡｓ　Ｄｅｖｉｃｅ
ｓ）　）を参照すること。第４図には、接触抵抗（Ｒｔ
−Ｒｏ）とこのオーム接点の径サイズの逆数の関係が示
される。これらのポイントを得るために、異なるサイズ
の径を持つオーム接点が測定され、コックス（Ｃｏｘ）
及びストランク（Ｓｔｒａｃｋ）の式から期待される理
論上の曲線と比較された。第４図に示されるように、実
験ブタを補正することによって、この固有接触抵抗は約
６．３×１０１オームーーの値を持つことがわかった。
このオーム接点の金属面はこれら接点が金属を混ぜるこ
と（ａｌｌｏｙｉｎｇ）を必要としないため滑らかとな
る。つまり、従来の合金Ａ　ｕ　Ｇ　ｅ　（ａｌｌｏｙ
−ｅｄ　ＡｕＧｅ）をベースとする接点におけるポーリ
ング−アップ（丸く盛り上る現象）の問題を回避できる
。表面上にクロム及び金の金属層を形成する前に光学マ
イクロスコープを使用してこのデルタドープＧａＡｓ層
の表面の状態が調べられたが、デルタ　ドープ層に起因
する欠陥は認められなかった。
上に述べたごとく、デルタ　ドープ層内のケイ素は５　
Ｘ　１０　”／ｃｒｌの二次元ドーピング濃度に達した
。ここで成長された０、５６ナノメードルの格子定数を
持つ結晶では、この二次元ドーピング濃度は約Ｉ　Ｑ　
２１　ｃｍ　−ｆｆの三次元ケイ素濃度に達した。
このドーピング濃度はケイ素をドーパントとして成長さ
れる従来の結晶において達成される濃度を大きく上まわ
るものである。従って、結果として、低い抵抗の接点を
得ることが可能である。
本発明に使用されるオーム接点の理論的な理解は第５図
に示されるバンドギャップ　エネルギーの図から説明で
きる。第５図の図は単一デルタドープ層が金属と半導体
の界面からＺｄだけ離れた所に形成された場合の金属と
半導体との界面に対するものである。この図は、ジャパ
ニーズ　ジャー　ルオブアプライドフィジクス（Ｊａｐ
ａｎｅ−ｓｅ　　Ｊｏｕｒｎａｌ　　ｏｆ　　Ａｐｐｌ
ｉｅｄ　　Ｐｈｙｓｉｃｓ）、　Ｖｏｌ、２４　、Ｎ１
１８．１９８５年８月、ページＬ−６０８−Ｌ６１０に
掲載のＥ、Ｆ、シューベルト（Ｅ、Ｆ、５ｃｈｕｂｅｒ
ｔ）らの論文〔デルタ　ドープ電界効果形トランジスタ
（ＴＩ＋ｅ　Ｄｅｌｔａ−Ｄｏｐｅｄ　Ｆｉｅｌｄ　Ｅ
ｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ））の第１図に示さ
れる図と類似する。本発明がこれと異なる点は、このデ
ルタ　ドープ単一層が金属と半導体との界面から距離Ｚ
ｄだけ離れた所に位置され、トンネルバリアむが薄くさ
れ、このバリアを通じての量子−機械的トンネルが主要
なトランスポート機構となることである。第５図に示さ
れるごとく、このデルタ　ドープ単一層は金属と半導体
との界面から距離ｔだけ離れた所に電子の溜池５１を作
る。デルタ　ドープ層のトーナーに由来するこれら電子
の大部分が、第５図において番号５１によって示される
ように、金属と半導体の界面の所の表面を占拠する。
固有接触抵抗と界面からの距離Ｚｄとの関係式を得るた
め単−層に関しての理論的な分析が試みられた。この式
が第６図の曲線６１にて示される。
第６図に示されるように、理論的には、界面からの距離
が２．５ナノメートルの場合、固有接触抵抗は１０−７
オームーＣａとなることがわかる。これは６．３ＸＩＯ
−ｈオームーーの固有抵抗が得られた第４図に示される
測定固有接触抵抗と良く一致する。
さらに、第６図から、更に研究を行なうことによって１
０−７から１０−９オーム−ｃｕｔの範囲の接触抵抗が
得られることが示唆される。さらに、第６図から、デル
タ　ドープ単一層に対する接触抵抗は界面からの距離が
格子定数のオーダである限り低いことがわかる。この実
施態様の場合のように、低接触抵抗を確保するために複
数のデルタ　ドープ層を使用することもできる。
本発明の精神及び範囲から逸脱することなく他の多くの
実施態様が可能である。例えば元素周期表の第■族の元
素、例えば、ガリウムと亜鉛を使用してｎ−タイプのヒ
化ガリウムを形成することもできる。同様に、第■族の
元素、例えば、イオウ、セレン、及びテルルを使用して
ｎ−タイプのヒ化ガリウムを形成することもできる。ｐ
−タイプのデルタ　ドープ単一層を形成するためには、
第■族の元素、例えば、ベリリウムとマグネシウム、あ
るいはマンガンと亜鉛が使用される。
【図面の簡単な説明】
第１図は本発明に従って製造される電界効果形トランジ
スタの断面図を示し； 第２図は第１図に示される実施態様を製造するために使
用される優れたオーム接点の断面図を示し；そして 第３図から第６図は第１図及び第２図の新規のオーム接
点の動作を説明する上で有効な曲線及び図を示す。 〔主要部分の符号の説明〕 基板・・・１００ 第１の層・・・１０１ 第２の層・・・１０３ デルタ　ドープ層・・・１０２．１１１−１１５ソース
電極・・・１３２ ゲート電極・・・１３１ ドレイン電極・・・１３３ 半導体層・・・１２１−１２５ 溝・・・１２７ 図面の浄書（内容に変更なＬ） ＦＩＧ、３ ＦＩＧ、４ ギ怪の菫嵌ト当ｃｍ当 ＦＩＧ、５ ｚＤ 空間座標、２ ＦＩＧ、６ 咀廂カ・らの距貞匡Ｚ　［、（ｎｍ） 手続７市正書 昭和６２年　７．ＦＪｌＳ日 特許庁長官　小　川　邦　夫　　殿 １．４９件の表示 昭和６２年特許願第１４０１３７号 ２、発明の名称 電界効果トランジスタとその製造方法 ３、特許出願人 住　所　　アメリカ合衆国、１口０２２　　ニューヨー
ク。 ニューヨーク、マディソン　アヴエニュ−５５０名　称
　　　アメリカン　テレフォン　アンドテレグラフ　カ
ムバニー ４、代理人 氏　名　　（６４４４）弁理士　岡　　部　　正　　夫
５、補正の対象 「図　　　　面」 ６、補正の内容　　　　　別紙の通り 図面の浄書内容に変更なし

Claims (1)

  1. 【特許請求の範囲】 １、半導体材質の基板、該基板上に成長された第１及び
    第２の層、該第１と第２の半導体層の間に並置された所
    定のドーパントを含む少なくとも１つのデルタドープ単
    一層、及び金属性の導電材質から形成されたソース、ゲ
    ート及びドレイン電極から構成される電界効果形トラン
    ジスタにおいて、複数のデルタドープ単一層が該ソース
    及びドレイン電極と該第２の半導体層との間に挿入され
    、該複数のデルタドープ単一層の個々が互いに半導体材
    質の層によって離され、該個々の半導体材質が該半導体
    材質内の電子のトンネル幅に等しいかこれ以下の厚さを
    持ち、該ゲート電極が該複数のデルタドープ単一層を切
    り開く溝内に位置し、該ゲート電極が該第２の半導体層
    と直接に接触することを特徴とする電界効果トランジス
    タ。 ２、特許請求の範囲第１項に記載の電界効果トランジス
    タにおいて、 該基板が半絶縁半導体材質から成ることを特徴とする電
    界効果トランジスタ。 ３、特許請求の範囲第１項ないし第２項に記載の電界効
    果トランジスタにおいて 該半導体材質がＧａＡｓであり、該ドーパントがケイ素
    であることを特徴とする電界効果トランジスタ。 ４、分子ビームエピタキシーを使用して半導体材質基板
    上に電界効果トランジスタを製造するための方法におい
    て、該方法が半導体材質の第１の層を成長するステップ
    、所定のドーパントを含む少なくとも１つのデルタドー
    プ単一層を成長するステップ、ドープされないIII−Ｖ
    族半導体材質の第２の層を成長するステップ、並びにソ
    ース、ゲート及びドレイン電極の形成を含む複数のステ
    ップを含み、 これら電極の形成が該第２の層上に複数のデルタドープ
    単一層と該半導体材質内の電子のトンネル幅と等しいか
    これ以下の所定の厚さの複数の半導体材質の層を交互に
    成長し、該複数のデルタドープ層を切り開いて溝を溝の
    底が該半導体材質の第２の層と接触するように食刻し、
    該溝内に金属膜を堆積することによってゲート電極を形
    成し、また該溝の各側の該複数のデルタドープ単一層上
    に金属電極を堆積しソース電極及びドープ電極を形成す
    ることによって達成されることを特徴とする電界効果ト
    ランジスタの製造方法。
JP62140137A 1986-06-06 1987-06-05 電界効果トランジスタとその製造方法 Granted JPS631064A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/871,249 US4780748A (en) 1986-06-06 1986-06-06 Field-effect transistor having a delta-doped ohmic contact
US871249 1986-06-06

Publications (2)

Publication Number Publication Date
JPS631064A true JPS631064A (ja) 1988-01-06
JPH054812B2 JPH054812B2 (ja) 1993-01-20

Family

ID=25357025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62140137A Granted JPS631064A (ja) 1986-06-06 1987-06-05 電界効果トランジスタとその製造方法

Country Status (5)

Country Link
US (1) US4780748A (ja)
EP (1) EP0248439B1 (ja)
JP (1) JPS631064A (ja)
CA (1) CA1253633A (ja)
DE (1) DE3777691D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155125A (ja) * 1989-11-02 1991-07-03 American Teleph & Telegr Co <Att> 半導体デバイスの製造方法
JPH0786360A (ja) * 1993-09-17 1995-03-31 Nec Corp エッチングダメージの評価方法
JP2008098674A (ja) * 2003-06-10 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置
US10134889B2 (en) 2016-08-25 2018-11-20 Fujitsu Limited Compound semiconductor device and method of manufacturing the compound semiconductor device

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784967A (en) * 1986-12-19 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating a field-effect transistor with a self-aligned gate
US5497015A (en) * 1988-11-12 1996-03-05 Sony Corporation Quantum interference transistor
US5172197A (en) * 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5313093A (en) * 1991-10-29 1994-05-17 Rohm Co., Ltd. Compound semiconductor device
FR2689683B1 (fr) * 1992-04-07 1994-05-20 Thomson Composants Microondes Dispositif semiconducteur a transistors complementaires.
EP0565054A3 (en) * 1992-04-09 1994-07-27 Hughes Aircraft Co N-type antimony-based strained layer superlattice and fabrication method
DE4303598C2 (de) * 1993-02-08 1999-04-29 Marcus Dr Besson Halbleiterbauelement, insbesondere Feldeffekttransistor mit vergrabenem Gate
US6043143A (en) * 1998-05-04 2000-03-28 Motorola, Inc. Ohmic contact and method of manufacture
JP3371871B2 (ja) * 1999-11-16 2003-01-27 日本電気株式会社 半導体装置の製造方法
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Industrial Co Ltd Semiconductor device and equipment for communication system
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
KR100475122B1 (ko) * 2002-12-20 2005-03-10 삼성전자주식회사 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법
JP3838218B2 (ja) 2003-05-19 2006-10-25 ソニー株式会社 面発光型半導体レーザ素子及びその製造方法
US7700975B2 (en) * 2006-03-31 2010-04-20 Intel Corporation Schottky barrier metal-germanium contact in metal-germanium-metal photodetectors
US20070235877A1 (en) * 2006-03-31 2007-10-11 Miriam Reshotko Integration scheme for semiconductor photodetectors on an integrated circuit chip
US7483212B2 (en) * 2006-10-11 2009-01-27 Rensselaer Polytechnic Institute Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
KR101120904B1 (ko) * 2010-03-25 2012-02-27 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR101124017B1 (ko) * 2010-03-26 2012-03-23 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR101046055B1 (ko) 2010-03-26 2011-07-01 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9166035B2 (en) * 2013-09-12 2015-10-20 Taiwan Semiconductor Manufacturing Company Limited Delta doping layer in MOSFET source/drain region
US9412836B2 (en) * 2014-03-06 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts for transistors
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US10062567B2 (en) * 2015-06-30 2018-08-28 International Business Machines Corporation Reducing autodoping of III-V semiconductors by atomic layer epitaxy (ALE)
US11217722B2 (en) * 2015-07-10 2022-01-04 The Regents Of The University Of California Hybrid growth method for III-nitride tunnel junction devices
CN115050825B (zh) * 2021-03-09 2025-11-28 广西飓芯科技有限责任公司 一种低比接触电阻率的p型III-V族半导体材料与导电电极欧姆接触的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205329A (en) * 1976-03-29 1980-05-27 Bell Telephone Laboratories, Incorporated Periodic monolayer semiconductor structures grown by molecular beam epitaxy
US4583110A (en) * 1984-06-14 1986-04-15 International Business Machines Corporation Intermetallic semiconductor ohmic contact
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155125A (ja) * 1989-11-02 1991-07-03 American Teleph & Telegr Co <Att> 半導体デバイスの製造方法
JPH0786360A (ja) * 1993-09-17 1995-03-31 Nec Corp エッチングダメージの評価方法
JP2008098674A (ja) * 2003-06-10 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置
US10134889B2 (en) 2016-08-25 2018-11-20 Fujitsu Limited Compound semiconductor device and method of manufacturing the compound semiconductor device

Also Published As

Publication number Publication date
US4780748A (en) 1988-10-25
JPH054812B2 (ja) 1993-01-20
EP0248439A1 (en) 1987-12-09
CA1253633A (en) 1989-05-02
DE3777691D1 (de) 1992-04-30
EP0248439B1 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
JPS631064A (ja) 電界効果トランジスタとその製造方法
US5281543A (en) Fabrication method for quantum devices in compound semiconductor layers
US6376337B1 (en) Epitaxial SiOx barrier/insulation layer
US9941117B2 (en) Tunneling field effect transistors and transistor circuitry employing same
EP0252300B1 (en) Metal to semiconductor ohmic contacts
JPH01128577A (ja) 半導体装置
Potts et al. Tuning growth direction of catalyst-free InAs (Sb) nanowires with indium droplets
JPH07120790B2 (ja) 半導体装置
JPH0793266B2 (ja) 半導体デバイスの製造方法
Knutsson et al. Electronic structure changes due to crystal phase switching at the atomic scale limit
DE69416619T2 (de) Halbleiterspeicheranordnung und Verfahren zur Herstellung
Wolak et al. In y Ga1− y As/In y Al1− y As resonant tunneling diodes on GaAs
Lin Investigating the growth, structural and electrical properties of III-V semiconductor nanopillars for the next-generation electronic and optoelectronic devices
JPH07118540B2 (ja) 半導体装置
JP3020578B2 (ja) 半導体装置
JP2740166B2 (ja) 半導体積層構造
Lin Investigating the growth, structural, and electrical properties of III-V semiconductor
JP2905008B2 (ja) 半導体装置の製造方法
Tsutsui et al. Growth of Fluoride Quantum Well Heterostrucutres for Resonant Tunneling Devices on Si Substrates
JP4608607B2 (ja) 微細パターンの形成方法及び半導体装置の製造方法
Shao Study of wide bandgap semiconductor nanowire field effect transistor and resonant tunneling device
CN2462400Y (zh) 有自校准功能的对电荷超敏感的库仑计
Mohottige Study Of Physical And Chemical Properties Of Iridium Modified Nanostructures Formed On Silicon (110) Surface
JPS6251267A (ja) 半導体装置
Pchelyakov et al. Nanotechnologies in semiconductor electronics