JPS6310872A - 画信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリあるいはスキャナ装置等の画信
号処理装置に関するものである。

従来の技術 ファクシミリあるいは外部機器から、多量のブータラコ
ンピュータシステムに取込ム場合、コンピュータシステ
ムの有限なメモリ領域にどう格納するかを充分に考慮し
なければならない。例えば１０μＳｅＣ周期で１６ビツ
トのデータを収集するのであれば、１秒間で１．６Ｍバ
イトのデータ量となる。いずれ、メモリはオーバフロー
してしまうので、逐次外部の補助メモリ（例えば磁気デ
ィスク装量）などに格納しなければならない。しかも、
この格納中もデータの取込は継続していなければならな
い。

この様な場合では、メモリ内にデータバッファメモリを
２個以上用意し、収集と転送を交互に行うようにすれば
よく、例えば、ＤＭＡで動作させるときは、チェーンモ
ード等を使用して、′複数のバッファに順次切れ目なく
データを収集する。各バッファへの転送が終るたびに、
ディスクへの格納を開始するが、この時、入力データは
、次のバッファへ書込みを始めている。この様に、ダブ
ルのバッファメモリを交互に、あるいは複数をリング状
に使用する事によってデータの収集転送が行なわれる。

発明が解決しようとする問題点 以上の如く、ダブルバッファメモリを使用して、片方を
書込みしている間、片方を読出す動作を行なわさせる様
な制御構成に於て、従来の技術では、外部機器側からの
書込み／読出し、及びコンピュータ側からの書込み／読
出しの双方向アクセスを行なうことができず、又、外部
機器側から片方のバッファメモリへの書込み終了による
バッファメモリの切替、及びもう片方のバッファメモリ
への接続のタイミングを、コンピュータ側に知らせるこ
とができなかった。特に、高速のデータ転送の場合には
、切替サイクル時の上記タイミングが必要である。

本発明は、上記問題点に鑑み、高速なバッファ切替の制
御を可能とした画信号処理装置を提供するものである。

問題点を解決するための手段 本発明は、第１、第２のバッファメモリの切替に対し、
入力画像情報の１ライン当りの入力転送ワード数を計数
するワード計数手段と、前記ワード計数手段の計数終了
によりライン数を計数するライン計数手段と、前記ライ
ン計数手段の終了により発生せられたバッファ切替信号
とバッファメモリに接続せられた制御手段により発生せ
られたバッファ切替信号とにより、切替接続の要求信号
を発生せしめるバッファ制御手段とを設け、かつ、バッ
ファメモリの各々から発生する４種の応答信号により、
前記バッファ制御手段を介してダブルバッファの切替を
行う様にしたものである。

作　　　　用 本発明は外部機器より入力される連続データに対し、ダ
ブル構成のバッファメモリの切替を制御するバッファ制
御部により、前記入力データの１ライン当りのワード数
を計数し、これによる必要分のライン数の書込信号と、
バッファメモリのＭＰＵ側からの読取終了信号とにより
、第１、第２のバッファメモリの接続切替を行い、かつ
、前記第１、第２のバッファメモリの切替に際し、接続
要求信号と接続応答信号により、制御手段側でのその状
態を管理するため、高速かつ、容易なバッファメモリの
制御を得られる。

実施例 以下、図面を参照しながら本発明の一実施例について説
明する。図は本発明の一実施例における画信号処理装置
の構成を示すものである。

図において、１はＭＰＵ部、２は外部コンピー−夕との
高速データ送受信を制御するｍ部、３，４はＭＰＵ　１
のシステムパス、５は外部機器からの入力データとその
制御を行う信号線、６は画像バッファメモリ部１３内の
バッファメモリ１４　、１５の切替及び接続を制御する
ためのバッファ制御部、７は画像バッファメモリ部１３
へのデータ情報を与えるデータバッファ、８は画像バッ
ファメモリ部１３へのアドレス情報を与えるアドレスカ
ウンタ、９は外部機器からの入力データのライン毎の転
送ワード数を計数するワードカウンタ、１０はワードカ
ウンタ９の計数終了によってライン数を１つづつ減算し
てバッファ切替の要求信号を発生するラインカウンタで
ある。１１は画像バッファメモリ部１３の切替回路で、
ラインカウンタ　１０よりの切替信号３２及びＭＰＵ　
ｌから、の切替信号３１　により、画像バッファメモリ
部１３の切替を行うものである。

一方、画像バッファメモリ部１３（二は、このメモリ部
内にダブルのバッファメモ１Ｊ１４，１５が配置されて
いる。１６．１７はバッファメモリ１４．１５を切替え
るゲート回路、１８は外部機器からの入力データ信号線
５の中に付属されている画像バッファメモリ部１３への
書込みストローブ信号線、１９は外部から画像バッファ
メモリ部１３へ書込みするために必要なアドレスバス及
びデータバス信号線、２０〜２７は切替回路１１に接続
される制御信号線、２０は外部機器からのバッファメモ
リ１４　に対する接続要求信号線（ＢＸＴＲ，ＥＱ　Ｏ
’）、　２１は外部機器からのバッファメモリ１５　に
対する接続要求信号線（ＥＸＴＲＥＱ　１　）、２２は
ＭＰＵ　１からのバッファメモリ１４に対する接続要求
信号線（ＭＰＵＲＥＱ　Ｏ）、２３はＭＰＵ　ｌからの
バッファメモリ１５に対する接続要求信号線（ＭＰＵＲ
ＥＱ　１　）、２４はバッファメモリ１４　からの外部
接続要求に対する応答信号（ＥＸＴＲＤＹＯ）、２５は
バッファメモリ１５　からの外部接続要求に対する応答
信号（ＥＸＴＲＤＹ　１）、２６はバッファメモリ１４
からのＭＰＵ接続要求に対する応答信号（ＭＰＵＲＤＹ
　Ｏ）、２７はバッファメモリ１５からのＭＰＵ接続要
求に対する応答信号（ＭＰｔＪＲＤＹ　１　’）である
。２８はアドレスカウンタ８に対する入力信号で、外部
機器からの入力信号５に伴って入力されるストローブ信
号である。２９はＭＰＵ　１からワードカウンタ９に設
定されるワード数で、これは外部機器から入力される信
号のライン毎のワード数と同じ値を設定する。

３０はバッファの切替周期を計数するカウンタ１０に設
定されるパラメータ、３１はＭＰＵ　ｌからのバッファ
切替信号、３２はラインカウンタ１０からのバッファ切
替信号である。

上記構成につき、その動作を以下詳細に説明する。

今、外部機器から入力データを画像バッファメモリ部１
３に取込む前に、ＭＰＵ１側からバッファ制御部６の切
替回路１１を介し、まずバッファメモリ１４をＭＰＵ１
側に接続し、バッファメモ１月５を外部機器側に接続す
る。

この場合、接続要求信号は前述の（ＭＰｔＪＲＥＱ　Ｏ
）２２　で、これに対し、バッファメモリ１４から、そ
れに対する応答信号（ＭＰｔＪＲＤＹＯ）　２４がＭＰ
Ｕ　１に通知される。

一方、バッファメモリ１５は外部機器側に接続されるた
め、その接続要求信号（ＥＸＴＲＥＱＩ）　２１に対し
応答信号（ＥＸＴＲＤＹＩ）　２５がＭＰＵ　ｌに通知
される。この時、外部機器から入力されるデータのライ
ン当りの転送ワード数とバッファメモリの容量に対し、
最大収容されるライン数をそれぞれ、ワードカウンタ９
とラインカウンタ１０　に設定する。例えば、バッファ
メモリの容量が１２８ＫＢＹＴＥで、転送ワード数カ月
ＫＷＯＲＤとすれば、ラインカウンタ１０の値は最大６
４ラインとなる。

この様な状態で、外部機器より入力データ信号５を画像
バッファメモリ部１３に取込む時、入力データの書込ス
トローブ信号２８により、アドレスカウンタ８の動作を
開始させ、パス信号線１９を介し、バッファメモリ１４
内の所定のアドレスに、データを格納する。この様に引
続き入力データが来ると、ワードカウンタ９は減算され
、１０′になった時のトンガパルスで、ラインカウンタ
１０を減算せしめる。即ち、６４ライン分のデータが入
力された時に、ラインカウンタ１０から、バッファ切替
信号３２が発生し、これがアドレスカウンタ８をリセッ
トすると同時に切替回路１１に通知される。従って、切
替回路１１から、バッファメモリ部１３に対し、バッフ
ァメモリ１５　ヲＭＰＵ１側に接続すると同時に、バッ
ファメモリ１４を外部機器側に接続させる。この場合、
接続要求信号は前述の（ＥＸＴＲＥＱＯ）　２０で、こ
れに対しバッファメモリ１４　からそれに対する応答信
号（ＥＸＴＲＤＹＯ）　２４がＭＰＵ　１に通知される
。一方、バッファメモリ１５　はＭＰＵ　ｌ側に接続さ
れるため、その接続要求信号（ＭＰＵＲＥＱＩ　”）　
２３に対し、応答信号（ＭＰＵＲＤＹ　１　）　２５が
ＭＰＵ　ｔに通知される。

ＭＰＵ１がバッファメモリ１５のデータをＤＭＡ部２を
介し、外部コンビーータに転送し終った時点、即ちバッ
ファメモリ１５の内容の読取りを終了した時に、ＭＰＵ
１からバッファへの切替信号３１を切替回路１１に通知
し、バッファメモリの切替を行う。この動作を順次繰り
返す事により、高速の多量データをＭＰＵ内に取込む事
が可能である。

なお、上記実施例の場合、画像バッファメモリ部１３は
外部機器側から書込専用、ＭＰＵ側から読出し専用であ
るが、この使用法を反対にして使用する事も可能で、画
像バッファ部１３への双方向アクセスが可能となる。

また、本実施例で示したものは、スキャナ装置、ファク
シミリ装置などの機器からの入力データ取込みに対し最
適であり、前述のライン毎の入力転送ワード数、ライン
数の管理によるバッファの切替サイクルが容易に制御で
きる。

発明の効果 以上のように本発明は、外部機器から入力されるデータ
に対し、ライン毎の転送ワード数とライン数で管理され
たパラメータにより、バッファ制御部を駆動し、かつバ
ッファ制御部内により発生させられた片方のバッファメ
モリの書込終了信号ともう片方の読取終了信号とにより
、ダブル構成のバッファメモリの交互作用による入力デ
ータの収集転送を高速、かつ容易に制御する事が可能で
ある。

【図面の簡単な説明】

図は本発明の一実施例における画信号処理装置の要部ブ
ロック結線図である。 １・・・ＭＰＵ、２・・・ＤＭＡ、５．、、バッファ制
御部、７・・・データバッファ、８・・・アドレスカウ
ンタ、９・・・ワードカウンタ、１０・・・ラインカウ
ンタ、１１・・・切替回路、１３・・・画像バッファメ
モリ部、１４．１５・・・バッファメモリ、１７．１８
・・・優先ゲート回路。

Claims (1)

【特許請求の範囲】
1. 第１、第２のバッファメモリの切替に対し、入力画像情
   報の１ライン当りの入力転送ワード数を計数するワード
   計数手段と、前記ワード計数手段の計数終了によりライ
   ン数を計数するライン計数手段と、前記ライン計数手段
   の終了により発生せられたバッファ切替信号とバッファ
   メモリに接続せられた制御手段により発生せられたバッ
   ファ切替信号とにより、切替接続の要求信号を発生せし
   めるバッファ制御手段とを具備し、前記第１、あるいは
   第２のバッファメモリから発生する各々の応答信号によ
   り、前記バッファ制御手段を介して前記第１、第２のバ
   ッファの切替を行う画信号処理装置。