JPS63110734A - 集積回路素子 - Google Patents
集積回路素子Info
- Publication number
- JPS63110734A JPS63110734A JP25568886A JP25568886A JPS63110734A JP S63110734 A JPS63110734 A JP S63110734A JP 25568886 A JP25568886 A JP 25568886A JP 25568886 A JP25568886 A JP 25568886A JP S63110734 A JPS63110734 A JP S63110734A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- shielding layer
- ray shielding
- conductor
- circuit elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子機器に用いられる集積回路素子に係り、
特に、高度に集積化された場合のα線によるエラー発生
確率を小さく出来る集積回路素子に関する。
特に、高度に集積化された場合のα線によるエラー発生
確率を小さく出来る集積回路素子に関する。
コンピュータ、通信機器、ディスプレイ装置、計Ｈ１ｌ
ｌ器など多くの電子機器に集積回路素子が用いら九でい
る。集積回路素子は本来、外部からの電気的信号に対し
て応答する様に設計されているものであるが、集積度が
高まるに従って、回路要素が微小化し、α線の様な放射
線に対しても応答するレベルにまで達す、る様になった
。集積回路素子の近傍には、α線源として封止材料であ
るセラミック材及びモールド用樹脂がある。いずれも天
然の無機質粉末に含まれる放射性ウラン、トリウムが原
因と考えられている。従って、これらを高純度化し、α
線源を集積回路素子近傍に近づけない様にすることが有
効であるが現在のところ、これですべてが解決できる状
況にはなっていない、そこで第二の対策として、回路素
子形成面にあらかじめ、それ自体、放射線源を含まず、
かつ、上述した封止材から放射されるα線を減衰状遮へ
いし、回路素子面に強い線源が照射されないようにした
上で、上述の封止を行なう方法がとられている。
ｌ器など多くの電子機器に集積回路素子が用いら九でい
る。集積回路素子は本来、外部からの電気的信号に対し
て応答する様に設計されているものであるが、集積度が
高まるに従って、回路要素が微小化し、α線の様な放射
線に対しても応答するレベルにまで達す、る様になった
。集積回路素子の近傍には、α線源として封止材料であ
るセラミック材及びモールド用樹脂がある。いずれも天
然の無機質粉末に含まれる放射性ウラン、トリウムが原
因と考えられている。従って、これらを高純度化し、α
線源を集積回路素子近傍に近づけない様にすることが有
効であるが現在のところ、これですべてが解決できる状
況にはなっていない、そこで第二の対策として、回路素
子形成面にあらかじめ、それ自体、放射線源を含まず、
かつ、上述した封止材から放射されるα線を減衰状遮へ
いし、回路素子面に強い線源が照射されないようにした
上で、上述の封止を行なう方法がとられている。
例えば、第２図に示すようである。これらについては、
特開昭５６−９８８４５号公報に詳しく開示されている
。
特開昭５６−９８８４５号公報に詳しく開示されている
。
しかし、これら従来技術は、集積回路が形成されたＳｉ
チップと外部端子とをワイヤボンディングによって接続
するタイプの集積回路素子に限られていた。
チップと外部端子とをワイヤボンディングによって接続
するタイプの集積回路素子に限られていた。
近年、より集積度の高い回路素子を高密度で実装しよう
という要求が高まり１回路形成面の接続端子上に、低融
点合金などの導体バンプを形成し、実装基板に素子形成
面を対向させ、導体バンプを再溶融して接合する（以下
［フリップチップ実装」と称する。）実装形態がとられ
はじめているが、まだ、そのα線対策は示されていない
。この様な実装では、素子形成面が、約１１００Ａｔの
間隔でα線源が多いセラミックなどからなる実装基板と
対面する構造となるため、α線対策は不可欠である。
という要求が高まり１回路形成面の接続端子上に、低融
点合金などの導体バンプを形成し、実装基板に素子形成
面を対向させ、導体バンプを再溶融して接合する（以下
［フリップチップ実装」と称する。）実装形態がとられ
はじめているが、まだ、そのα線対策は示されていない
。この様な実装では、素子形成面が、約１１００Ａｔの
間隔でα線源が多いセラミックなどからなる実装基板と
対面する構造となるため、α線対策は不可欠である。
従来のワイヤボンディングによる接合の場合は、被覆す
べき素子形成面が上向きに開放されているため、ワイヤ
ボンディング接合を行なったのち、α線遮へい層を設け
、そのあと、封止を行なうという工程がとれたのに対し
、フリップチップ実装では、保護すべき素子形成面が約
１００μｍの狭いすき間にあるため、従来の様な工程で
のα線遮へい層を施工することが回連なため新しい方法
を考案する必要があった。
べき素子形成面が上向きに開放されているため、ワイヤ
ボンディング接合を行なったのち、α線遮へい層を設け
、そのあと、封止を行なうという工程がとれたのに対し
、フリップチップ実装では、保護すべき素子形成面が約
１００μｍの狭いすき間にあるため、従来の様な工程で
のα線遮へい層を施工することが回連なため新しい方法
を考案する必要があった。
本発明は、この様な従来の問題点を解決し、α線による
障害の生じないフリップチップ実装用集積回路素子を提
供しようとするものである。
障害の生じないフリップチップ実装用集積回路素子を提
供しようとするものである。
即ち、フリップチップ実装後にα線遮へい層を設ける因
難さを回避するため、集積回路素子チップにあらかじめ
α線遮へい層を形成することによって問題解決を図った
。即ち、第１図の様な断面のチップである。さらに、α
線遮へい層をあらかじめ素子形成面に形成するに当り、
本発明の目的を高度に達成し得る工程を提供するもので
ある。
難さを回避するため、集積回路素子チップにあらかじめ
α線遮へい層を形成することによって問題解決を図った
。即ち、第１図の様な断面のチップである。さらに、α
線遮へい層をあらかじめ素子形成面に形成するに当り、
本発明の目的を高度に達成し得る工程を提供するもので
ある。
第３図、第４図に示した工程図に基づいて、具体的に説
明する。いずれも煩雑さを避けるため、集積回路形成後
の工程から図示しである。
明する。いずれも煩雑さを避けるため、集積回路形成後
の工程から図示しである。
〔実施例１〕
第３図（ｄ）が一つの実施態様である。第３図はいずれ
も、α線遮へい層及び導体バンプ形成工程における集積
回路素子の部分断面図を示す。第３図（ａ）は、有機高
分子材料からなるα線遮へい層９を集積回路素子が複数
個形成されたＳｉウェハの片側全面に形成する工程であ
る。
も、α線遮へい層及び導体バンプ形成工程における集積
回路素子の部分断面図を示す。第３図（ａ）は、有機高
分子材料からなるα線遮へい層９を集積回路素子が複数
個形成されたＳｉウェハの片側全面に形成する工程であ
る。
α線遮へい層の材料は、後工程を考慮して耐熱性の高い
有機高分子材料が用いられる。また、α線遮へい層とし
て有効に動くために、α線源を多く含む無機質フィラー
の混入を避け、高純度の材料が用いられる。特に、限定
されるものではないが、具体例を上げれば、ポリイミド
、ポリエーテルイミド、ポリアミド、ポリアミドイミド
、ポリエーテルアミド、ポリエーテルスルホン、ポリス
ルホン、ポリエーテルエーテルケトン、ポリエチレンテ
レフタレートなどの耐熱性高分子材料がある。このα線
遮へい層は厚さ３０μｍ以上あれば良いが、あまり厚く
するとフリップチップ実装が囚雛となるので、適正な上
限が存在する。実験の結果、実装時の導体バンプの高さ
の半分以下であれば、実装に支障がないことが判った。
有機高分子材料が用いられる。また、α線遮へい層とし
て有効に動くために、α線源を多く含む無機質フィラー
の混入を避け、高純度の材料が用いられる。特に、限定
されるものではないが、具体例を上げれば、ポリイミド
、ポリエーテルイミド、ポリアミド、ポリアミドイミド
、ポリエーテルアミド、ポリエーテルスルホン、ポリス
ルホン、ポリエーテルエーテルケトン、ポリエチレンテ
レフタレートなどの耐熱性高分子材料がある。このα線
遮へい層は厚さ３０μｍ以上あれば良いが、あまり厚く
するとフリップチップ実装が囚雛となるので、適正な上
限が存在する。実験の結果、実装時の導体バンプの高さ
の半分以下であれば、実装に支障がないことが判った。
通常のδ体バンプ高さは最大で１５０μｍであり、α線
遮へい層の厚さとしては７０μｍ程度が上限である。
遮へい層の厚さとしては７０μｍ程度が上限である。
ここでは、ポリエーテルアミドのＮ−メチルピロリドン
溶液（固形分濃度：２０％）をスピンナ塗布し、１５０
℃で二時間乾燥し、膵厚約３５μｍの乾燥塗膜を得た。
溶液（固形分濃度：２０％）をスピンナ塗布し、１５０
℃で二時間乾燥し、膵厚約３５μｍの乾燥塗膜を得た。
次に、第３図（ｂ）の工程は、α線遮へいＭ９をパター
ニングする工程で、導体バンプ形成用接続バンド１０の
上及びその周辺のα線遮へい層が円形に取り除かれる。
ニングする工程で、導体バンプ形成用接続バンド１０の
上及びその周辺のα線遮へい層が円形に取り除かれる。
ホトエツチングなど一般的な方法が用いられる。
次の第３図（ｃ）は、バンプ用導体１１が蒸着によって
形成される工程で、導体材料としては。
形成される工程で、導体材料としては。
汎用の低融点合金類が用いられる。ここでは、 ６０％
Ｓｍ−４０％ｐｂに近い組成の材料を真空蒸着法により
マスク蒸着して、約１００μｍ厚バンプ用導体膜１１を
、各接続パッド上に形成した。
Ｓｍ−４０％ｐｂに近い組成の材料を真空蒸着法により
マスク蒸着して、約１００μｍ厚バンプ用導体膜１１を
、各接続パッド上に形成した。
次の第３図（ｄ）は、導体バンプ形成工程で、ウェハを
約２２０℃の１に五分間入れて、低融点合金材を溶融し
、冷却することによって球状の導体バンプ１２とする。
約２２０℃の１に五分間入れて、低融点合金材を溶融し
、冷却することによって球状の導体バンプ１２とする。
この後で、ウェハは、スライスされ、第１図に示す様な
集積回路素子チップに分割切断されることになる。
集積回路素子チップに分割切断されることになる。
この工程で作られた集積回路素子チップで本発明の目的
は達し得るが、いくつかの問題点が指数できる。まず、
第３図（ｄ）から判る様に、導体バンプ周辺にα線遮へ
い層が被覆されない領域が存在していることで、高度に
微細化され、集積化された場合には、α線による障害を
完全に阻止し切れない恐れもある。導体バンプ材である
低融点合金それ自体αｍｇとなり得る材料である。
は達し得るが、いくつかの問題点が指数できる。まず、
第３図（ｄ）から判る様に、導体バンプ周辺にα線遮へ
い層が被覆されない領域が存在していることで、高度に
微細化され、集積化された場合には、α線による障害を
完全に阻止し切れない恐れもある。導体バンプ材である
低融点合金それ自体αｍｇとなり得る材料である。
さらに詳細に検討すると、α線遮へい層のパターニング
が煩雑であること、バンプ用導体のマスク蒸着時のパタ
ーン合せが面倒で、接続パッド毎の導体バンプ材蒸着量
が不均一化する可能性があることなどの問題がある。
が煩雑であること、バンプ用導体のマスク蒸着時のパタ
ーン合せが面倒で、接続パッド毎の導体バンプ材蒸着量
が不均一化する可能性があることなどの問題がある。
〔実施例２〕
第４図が、より高度に本発明の目的を達成し得る実施態
様の例である。実施例１と同様、工程に従って説明する
。
様の例である。実施例１と同様、工程に従って説明する
。
第４図は、第３図同様の集積回路素子を複数個形成した
Ｓｉウェハの部分断面図である。
Ｓｉウェハの部分断面図である。
第４図（ａ）が、バンプ用導体１１を形成するプロセス
で、やはりマスク蒸着によって形成する。
で、やはりマスク蒸着によって形成する。
ここでは、９５％Ｐｂ−５％Ｓｎの合金組成に近いもの
を蒸着した。
を蒸着した。
次の第４図（ｂ）が、導体バンプ形成の工程で最高温度
３５０℃のトンネル炉に導入し、溶融したのち、冷却し
１球状の導体バンプ１２を形成した。
３５０℃のトンネル炉に導入し、溶融したのち、冷却し
１球状の導体バンプ１２を形成した。
次の第４図（ｃ）は、α線遮へい層を形成する工程で、
ポリイミド前駆体のＮ−メチルピロリドン溶液（固形分
濃度１１％）を転写印刷法によって塗布し、１８０℃／
１時間、２００℃７１時間、２５０℃／１時間の三段階
で硬化乾燥し、塗膜とした。この時の平坦部の膜厚は約
３５μｍであった。
ポリイミド前駆体のＮ−メチルピロリドン溶液（固形分
濃度１１％）を転写印刷法によって塗布し、１８０℃／
１時間、２００℃７１時間、２５０℃／１時間の三段階
で硬化乾燥し、塗膜とした。この時の平坦部の膜厚は約
３５μｍであった。
次の第４図（ｄ）は、導体バンプ上に塗膜を除去する工
程で、酸素によるスパッタエッチにより全面エツチング
を行なう。これにより、導体バンプ１２が再び露出し、
接合可能となる。この工程で平坦部も若干エツチングさ
れたが最終膜厚は約３２μｍであった。
程で、酸素によるスパッタエッチにより全面エツチング
を行なう。これにより、導体バンプ１２が再び露出し、
接合可能となる。この工程で平坦部も若干エツチングさ
れたが最終膜厚は約３２μｍであった。
この後、ウェハが個別のチップに分割され、第１図に示
した様な集積回路素子が得られる。
した様な集積回路素子が得られる。
この工程が、第３図に示された工程の問題点を解消して
いることは明らかであろう。
いることは明らかであろう。
この工程を実現し得る条件としては、α線遮へい膜の成
膜時に、導体バンプが溶融しないことが上げられるが、
その様な組合せは数多く存在し得る。一般に、有機高分
子材料成膜温度は２５０℃以下と低いからである。
膜時に、導体バンプが溶融しないことが上げられるが、
その様な組合せは数多く存在し得る。一般に、有機高分
子材料成膜温度は２５０℃以下と低いからである。
本発明になる集積回路素子の実装態様の例を第５図及び
第６図に示した。第５図は、封止型チップキャリアの例
であり、第６図は、チップ背面露出した簡易型キャリア
の例である。この場合には、チップと基板の間隙に、充
てん樹脂１３が充てんされ、防湿保護すると共に機械的
強度を高めている。この充てん樹脂は、特開昭６０−６
３９５１号公報に示されている様な無機フィラー人すエ
ポキシ樹脂が良いが、α線源の少ない無機フィラーを用
いることが望ましいことは言うまでもない、露出された
背面は、放熱のために利用される。
第６図に示した。第５図は、封止型チップキャリアの例
であり、第６図は、チップ背面露出した簡易型キャリア
の例である。この場合には、チップと基板の間隙に、充
てん樹脂１３が充てんされ、防湿保護すると共に機械的
強度を高めている。この充てん樹脂は、特開昭６０−６
３９５１号公報に示されている様な無機フィラー人すエ
ポキシ樹脂が良いが、α線源の少ない無機フィラーを用
いることが望ましいことは言うまでもない、露出された
背面は、放熱のために利用される。
本発明によれば、従来困難とされてきたフリップチップ
実装素子のα線障害対策をプロセス的に実用性の高い方
法で高度に達成し得る。
実装素子のα線障害対策をプロセス的に実用性の高い方
法で高度に達成し得る。
第１図は、本発明になる集積回路素子の平面図（ａ）及
び断面図、第２図は、従来例の集積回路素子断面図、第
３図及び第４図は１本発明になる集積回路素子形成プロ
セス例の一部を示す断面図、第５図及び第６図は、本発
明になる集積回路素子の実装態様例を示す断面図である
。 代理人 弁理士 小川護男 □−“パ・５′第 １
図 （αつ （ｇ） ３１．迷、い脅 第 ２ 図 第 ３ 図 ＜ｂ） 凸二三Ｂ日二巳二凸 ／−１ＳＬウエハ 第 ４ 口 （ｄ）≦邑≦≠喝 第 ５ 口 ／４・・・キャップ １５・・・配線基板 ／ンら・・・接４斉り ／７・・・入、ｌ：ｆＪヒ・ン
び断面図、第２図は、従来例の集積回路素子断面図、第
３図及び第４図は１本発明になる集積回路素子形成プロ
セス例の一部を示す断面図、第５図及び第６図は、本発
明になる集積回路素子の実装態様例を示す断面図である
。 代理人 弁理士 小川護男 □−“パ・５′第 １
図 （αつ （ｇ） ３１．迷、い脅 第 ２ 図 第 ３ 図 ＜ｂ） 凸二三Ｂ日二巳二凸 ／−１ＳＬウエハ 第 ４ 口 （ｄ）≦邑≦≠喝 第 ５ 口 ／４・・・キャップ １５・・・配線基板 ／ンら・・・接４斉り ／７・・・入、ｌ：ｆＪヒ・ン
Claims (1)
- 【特許請求の範囲】 １、同一基板上に複数個の電子回路素子部及びそれらを
結ぶ配線部、外部との接続に用いる端子部、前記端子部
に設けられた導体バンプが形成される集積回路素子にお
いて、 前記導体バンプが形成されている領域以外の少なくとも
回路形成面に、α線遮へい層が設けられていることを特
徴とする集積回路素子。 ２、特許請求の範囲第１項記載の集積回路素子において
、 前記α線遮へい層が、前記導体バンプの形成後に形成さ
れることを特徴とする集積回路素子。 ３、特許請求の範囲第１項または第２項において、前記
α線遮へい層が、有機高分子材料からなることを特徴と
する集積回路素子。 ４、特許請求の範囲第１項または第２項において、前記
α線遮へい層が、３０μｍ〜７０μｍの厚さであること
を特徴とする集積回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25568886A JPS63110734A (ja) | 1986-10-29 | 1986-10-29 | 集積回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25568886A JPS63110734A (ja) | 1986-10-29 | 1986-10-29 | 集積回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63110734A true JPS63110734A (ja) | 1988-05-16 |
Family
ID=17282243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25568886A Pending JPS63110734A (ja) | 1986-10-29 | 1986-10-29 | 集積回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63110734A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459125B2 (en) | 1998-02-26 | 2002-10-01 | Mitsubishi Denki Kabushiki Kaisha | SOI based transistor inside an insulation layer with conductive bump on the insulation layer |
-
1986
- 1986-10-29 JP JP25568886A patent/JPS63110734A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459125B2 (en) | 1998-02-26 | 2002-10-01 | Mitsubishi Denki Kabushiki Kaisha | SOI based transistor inside an insulation layer with conductive bump on the insulation layer |
| KR100377893B1 (ko) * | 1998-02-26 | 2003-03-29 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084308A (en) | Chip-on-chip integrated circuit package and method for making the same | |
| TWI283076B (en) | IC chip package structure and underfill process | |
| CN101405834B (zh) | 用于陶瓷mcm c4保护的新颖的可再加工的底部填充 | |
| US7314779B2 (en) | Semiconductor device, manufacturing method for semiconductor device and mounting method for the same | |
| US20120205820A1 (en) | Encapsulating resin sheet and semiconductor device using the same, and manufacturing method for the semiconductor device | |
| CN103098191B (zh) | 电子元器件安装体、电子元器件及基板 | |
| EP0340492A2 (en) | Conformal sealing and interplanar encapsulation of electronic device structures | |
| EP0029858A1 (en) | Semiconductor device | |
| JP2004047777A (ja) | 半導体装置及びその製造方法 | |
| US7663248B2 (en) | Flip-chip component | |
| JP2005011978A (ja) | 半導体装置 | |
| JPH04137641A (ja) | 半導体装置 | |
| JPS63110734A (ja) | 集積回路素子 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JPH11111885A (ja) | 半導体装置およびその製造方法 | |
| US5264726A (en) | Chip-carrier | |
| JP2014229623A (ja) | 半導体装置およびその製造方法 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JP2006188573A (ja) | 液状エポキシ樹脂組成物、該組成物を用いた電子部品装置及びその製造方法 | |
| US6211277B1 (en) | Encapsulating material and LOC structure semiconductor device using the same | |
| JPH02105446A (ja) | 混成集積回路 | |
| JP3336859B2 (ja) | 半導体装置およびその製造方法 | |
| TW200847372A (en) | Tape type semiconductor package and its substrate | |
| JP2000260811A (ja) | 半導体装置 |