JPS63122180A - Ｐｉｎ型半導体受光装置 - Google Patents
Ｐｉｎ型半導体受光装置Info
- Publication number
- JPS63122180A JPS63122180A JP61268067A JP26806786A JPS63122180A JP S63122180 A JPS63122180 A JP S63122180A JP 61268067 A JP61268067 A JP 61268067A JP 26806786 A JP26806786 A JP 26806786A JP S63122180 A JPS63122180 A JP S63122180A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- pin
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、ＰＩＮ型化合物半導体受光装置において、
その受光領域を半絶縁性半導体層で埋め込むことにより
、 電極の配線接続領域等による容量を減少させて、景小受
信レベル等の゛特性を改善するものである。
、 電極の配線接続領域等による容量を減少させて、景小受
信レベル等の゛特性を改善するものである。
本発明はＰＩＮ型半導体受光装置、特に石英系ファイバ
による光通信に用いられる燐化インジウム系ＰＩＮホト
ダイオード等の化合物半導体を用いたＰＩＮ型半導体受
光装置の改善に関する。
による光通信に用いられる燐化インジウム系ＰＩＮホト
ダイオード等の化合物半導体を用いたＰＩＮ型半導体受
光装置の改善に関する。
光通信などに用いられる半導体受光装置には、ＰＩＮホ
トダイオード（ＰＩＮ−ＰＤ）とアバランシホトダイオ
ード（ＡＰＤ）とがあるが、ＡＰＤは光検知器の信号対
雑音比を改善する効果があるものの、数ｌｏｖの高電圧
が必要であること、ＡＧＣ回路が必要であることなどか
ら、主として長距離、大容量のシステムに適している。
トダイオード（ＰＩＮ−ＰＤ）とアバランシホトダイオ
ード（ＡＰＤ）とがあるが、ＡＰＤは光検知器の信号対
雑音比を改善する効果があるものの、数ｌｏｖの高電圧
が必要であること、ＡＧＣ回路が必要であることなどか
ら、主として長距離、大容量のシステムに適している。
これに対して燐化インジウム（ＩｎＰ）系等のｍ−■族
化合物半導体Ｐｌ、Ｎ−ＰＤは、５Ｖ程度で動作し、受
光回路が簡単であるなどの利点から、中、低容量のシス
テムに適している。しかしながらＰＩＮ−ＰＤでは、そ
の容！（キャパシタンス）によって受信レベルが大きく
支配されるために容量の低減が重要である。
化合物半導体Ｐｌ、Ｎ−ＰＤは、５Ｖ程度で動作し、受
光回路が簡単であるなどの利点から、中、低容量のシス
テムに適している。しかしながらＰＩＮ−ＰＤでは、そ
の容！（キャパシタンス）によって受信レベルが大きく
支配されるために容量の低減が重要である。
第２図はプレーナ構造のＩｎＰ／ＩｎＧａＡｓ系ＰＩＮ
−ＰＤの従来例の模式側断面図である。本従来例では、
例えば気相成長方法（ＶＦ６法）により、ｉ型ＩｎＰ基
板１上に、キャリア濃度Ｉ Ｘｌ０ＩＳｃ＋ｍ−’、厚
さ３μ程度のｉ （ν）型ＩｎＧａＡｓ層２と、キャリ
ア濃度１×１０１ ＆ ｃ ｌ１ｌ−３、厚さ２Ｉ！ｍ
程度のｎ型１ｎＰ ＠ ３とをエピタキシャル成長し、
例えば亜鉛（Ｚｎ）拡散によりキャリア濃度Ｉ ＸＩＯ
”ａｍ−３程度のｐ型領域５を形成して、ＩｎＧａＡｓ
Ｊｉ２内にｐｎ接合を形成している。
−ＰＤの従来例の模式側断面図である。本従来例では、
例えば気相成長方法（ＶＦ６法）により、ｉ型ＩｎＰ基
板１上に、キャリア濃度Ｉ Ｘｌ０ＩＳｃ＋ｍ−’、厚
さ３μ程度のｉ （ν）型ＩｎＧａＡｓ層２と、キャリ
ア濃度１×１０１ ＆ ｃ ｌ１ｌ−３、厚さ２Ｉ！ｍ
程度のｎ型１ｎＰ ＠ ３とをエピタキシャル成長し、
例えば亜鉛（Ｚｎ）拡散によりキャリア濃度Ｉ ＸＩＯ
”ａｍ−３程度のｐ型領域５を形成して、ＩｎＧａＡｓ
Ｊｉ２内にｐｎ接合を形成している。
この半導体基体上に、例えばプラズマＣＶＤ法により窒
化シリコン（ＳｉＮ）膜を被着して安定化絶縁膜６とし
、更にｐ型領域５上に反射防止膜７を設ける。これらに
開口を設けてｐ側電極８及びそのポンディングパッド部
８°を配設し、基板ｌの裏面にｎ側電極９を設けている
。なお組み立て工程でポンディングパッド部８゛に金（
Ａｕ）線１０がボンディングされる。
化シリコン（ＳｉＮ）膜を被着して安定化絶縁膜６とし
、更にｐ型領域５上に反射防止膜７を設ける。これらに
開口を設けてｐ側電極８及びそのポンディングパッド部
８°を配設し、基板ｌの裏面にｎ側電極９を設けている
。なお組み立て工程でポンディングパッド部８゛に金（
Ａｕ）線１０がボンディングされる。
上述の如きＰＩＮ−ＰＤの受信信号の増幅には通常電界
効果トランジスタによる高入力インピーダンス増幅器を
用いるが、その等価回路は第３図の様に表される。同図
において、ｔｓ（ω）はＰＤの信号電流、Ｒ，はＰＤの
内部抵抗、Ｒ３はＰＤの直列抵抗、Ｃ直はＰＤの容量で
接合容量Ｃ１と分布容１ｃｃとの和であり、増幅器の入
力部に相当する外部回路を負荷抵抗ＲＬと容’ＩＣＬと
で表している。なお２口の直列抵抗Ｒ３は一般に小さく
て無視できる。
効果トランジスタによる高入力インピーダンス増幅器を
用いるが、その等価回路は第３図の様に表される。同図
において、ｔｓ（ω）はＰＤの信号電流、Ｒ，はＰＤの
内部抵抗、Ｒ３はＰＤの直列抵抗、Ｃ直はＰＤの容量で
接合容量Ｃ１と分布容１ｃｃとの和であり、増幅器の入
力部に相当する外部回路を負荷抵抗ＲＬと容’ＩＣＬと
で表している。なお２口の直列抵抗Ｒ３は一般に小さく
て無視できる。
この外部回路の負荷抵抗ＲＬに現れる信号出力電力ｐｓ
Ｌは、 ｃ ＝ｃ、 ＋ｃＬ＝ｃ、 ＋ｃｃ＋（：ＬＲＲ４ＲＬ で表される。この信号出力電力ｐｓｔを太き（し、信号
対雑音比で制約される最小受信レベルを下げるには、等
酒客Ｎｃを小さくし、使用する周波数特性上許される範
囲内で負荷抵抗ＲＬを大きくして内部抵抗Ｒ，に近づけ
ることが望ましい。
Ｌは、 ｃ ＝ｃ、 ＋ｃＬ＝ｃ、 ＋ｃｃ＋（：ＬＲＲ４ＲＬ で表される。この信号出力電力ｐｓｔを太き（し、信号
対雑音比で制約される最小受信レベルを下げるには、等
酒客Ｎｃを小さくし、使用する周波数特性上許される範
囲内で負荷抵抗ＲＬを大きくして内部抵抗Ｒ，に近づけ
ることが望ましい。
上述の如く信号出力電力を大きくし最小受信レベルを下
げるためにＰＩＮ−ＰＤ側でなし得る手段としてはその
容量Ｃｉの減少がある。
げるためにＰＩＮ−ＰＤ側でなし得る手段としてはその
容量Ｃｉの減少がある。
ＰＩＮ−ＰＤの容量Ｃ，は上述の如く接合容ＩＣｊと分
布容量Ｃｃの和である。このうち接合容量Ｃ５の低域に
ついては、各半導体層のキャリア濃度及び厚さ等の最適
化、接合（受光）面積の縮小などが進められているが自
ずから限度がある。
布容量Ｃｃの和である。このうち接合容量Ｃ５の低域に
ついては、各半導体層のキャリア濃度及び厚さ等の最適
化、接合（受光）面積の縮小などが進められているが自
ずから限度がある。
これに対して前記従来例の如きブレーナ構造のＰＩＮ−
ＰＤでは、受光部がメサ構造のＰＤに比較して高い信頼
性が得られる反面ボンディングバンド部の容量が増加し
て分布容量Ｃｃの大きい比率を占めており、これを減少
させることが必要となっている。
ＰＤでは、受光部がメサ構造のＰＤに比較して高い信頼
性が得られる反面ボンディングバンド部の容量が増加し
て分布容量Ｃｃの大きい比率を占めており、これを減少
させることが必要となっている。
前記問題点は、化合物半導体基板上に、ｉ型の第１の化
合物半導体層と、該第１の化合物半導体層より禁制帯幅
が大きく同一導電型の第２の化合物半導体層とが順次積
層され、該第２の化合物半導体層を貫通する反対導電型
領域が形成されて、該第２及び第１の化合物半導体層が
、半絶縁性化合物半導体層により埋め込まれてなる本発
明によるｌ’ＩＮ型半導体受光装置により解決される。
合物半導体層と、該第１の化合物半導体層より禁制帯幅
が大きく同一導電型の第２の化合物半導体層とが順次積
層され、該第２の化合物半導体層を貫通する反対導電型
領域が形成されて、該第２及び第１の化合物半導体層が
、半絶縁性化合物半導体層により埋め込まれてなる本発
明によるｌ’ＩＮ型半導体受光装置により解決される。
本発明によれば、例えばＩｎＰ基板上に、ｉ型のＩｎＧ
ａＡｓ、 ＩｎＧａＡｓＰ等の混晶半導体光吸収層と、
これと同一導電型のＩｎＰ層とをエピタキシャル成長し
、受光領域のＩｎＰ層を高濃度の反対導電型としたＰＩ
Ｎ型半導体受光装置において、ＩｎＰ層及び混晶半導体
光吸収層が、受光領域の外側で半絶縁性ＩｎＰ層に埋め
込まれたプレーナ構造とする。
ａＡｓ、 ＩｎＧａＡｓＰ等の混晶半導体光吸収層と、
これと同一導電型のＩｎＰ層とをエピタキシャル成長し
、受光領域のＩｎＰ層を高濃度の反対導電型としたＰＩ
Ｎ型半導体受光装置において、ＩｎＰ層及び混晶半導体
光吸収層が、受光領域の外側で半絶縁性ＩｎＰ層に埋め
込まれたプレーナ構造とする。
この様に埋め込み半導体層を半絶縁性とすることにより
、例えば前記反対導電型領域にコンタクトする電極の配
線接続領域による容量などの埋め込み層を挟む容量が従
来より減少し、信号出力電力の増大、最小受信レベルの
低減が実現する。
、例えば前記反対導電型領域にコンタクトする電極の配
線接続領域による容量などの埋め込み層を挟む容量が従
来より減少し、信号出力電力の増大、最小受信レベルの
低減が実現する。
以下本発明を実施例により具体的に説明する。
第１図は本発明の実施例を示す模式側断面図である。
本従来例では、ｎ十型ＩｎＰ基板１上に例えばＶｌ’Ｅ
法により、キャリア濃度Ｉ ＸＩＯ”ｃ＋＋＋−３、厚
さ３−程度のｉ（ν）型ＩｎＧａＡｓ層２と、キャリア
濃度１×１０１１０ｌ６’、厚さｚＪｒｆ＆程度のｎ型
１ｎＰ層３とをエピタキシャル成長した後に、ＳｉＯ□
等からなる例えば直径２００Ｉ！ｍ程度の円形マスクを
設けて例えば深さ１０−程度までエツチングし、受光領
域をメサ状に成形する。
法により、キャリア濃度Ｉ ＸＩＯ”ｃ＋＋＋−３、厚
さ３−程度のｉ（ν）型ＩｎＧａＡｓ層２と、キャリア
濃度１×１０１１０ｌ６’、厚さｚＪｒｆ＆程度のｎ型
１ｎＰ層３とをエピタキシャル成長した後に、ＳｉＯ□
等からなる例えば直径２００Ｉ！ｍ程度の円形マスクを
設けて例えば深さ１０−程度までエツチングし、受光領
域をメサ状に成形する。
次いで例えば有機金属熱分解気相成長（ＭＯ−ＣＶＤ）
法、液相成長（ＬＰＥ）法等により、このマスク外のエ
ツチングした領域に例えば鉄（Ｆｅ）を濃度１×１０１
Ｓｃ、−３程度にドープしたＩｎＰ埋め込み層４をエ
ピタキシャル成長する。このＦｅは深いアクセプタ準位
を形成してＩｎＰ埋め込み層４は半絶縁性となる。
法、液相成長（ＬＰＥ）法等により、このマスク外のエ
ツチングした領域に例えば鉄（Ｆｅ）を濃度１×１０１
Ｓｃ、−３程度にドープしたＩｎＰ埋め込み層４をエ
ピタキシャル成長する。このＦｅは深いアクセプタ準位
を形成してＩｎＰ埋め込み層４は半絶縁性となる。
前記マスクを除去した半導体基体上に、例えばプラズマ
ＣｖＤ法により５ｉＮｌｌを被着して安定化絶縁膜６と
し、これに前記マスクと同心で直径が例えば１０−程度
小さい開口を設けて、例えばＺｎ拡散によりキャリア濃
度Ｉ ＸＩＯ”ｃｍ−コ程度でＩｎＧａＡｓ層２に達す
るｐ型頭域５を形成する。次いで反射防止膜７を設けて
、安定化絶縁膜６のこの開口外周近傍をｐ側電極のコン
タクトホールとする。
ＣｖＤ法により５ｉＮｌｌを被着して安定化絶縁膜６と
し、これに前記マスクと同心で直径が例えば１０−程度
小さい開口を設けて、例えばＺｎ拡散によりキャリア濃
度Ｉ ＸＩＯ”ｃｍ−コ程度でＩｎＧａＡｓ層２に達す
るｐ型頭域５を形成する。次いで反射防止膜７を設けて
、安定化絶縁膜６のこの開口外周近傍をｐ側電極のコン
タクトホールとする。
ｐ側電極８をこのコンタクトホール上に、そのポンディ
ングパッド部８”を半絶縁性１ｎＰ埋め込み層４上に配
設し、基板１の裏面にｎ側電極９を設ける。なお組み立
て工程でポンディングパッド部８″にＡｕ線１０がボン
ディングされる。
ングパッド部８”を半絶縁性１ｎＰ埋め込み層４上に配
設し、基板１の裏面にｎ側電極９を設ける。なお組み立
て工程でポンディングパッド部８″にＡｕ線１０がボン
ディングされる。
上述の構造によりポンディングパッドを含む電極部分の
容量が、相当する前記従来例の約０． ｔｐｐ程度から
本実施例では約０．ｏ５ｐｐに減少し、例えば受光径８
０１ｒａ１バイアス電圧５Ｖで接合容量的０．２ｐｐの
ＰＩＮ−ＰＤについて、受光装置全体の容量が０．３９
Ｆ以下となり、明らかな信号出力電力の増大、最小受信
レベルの低減が実現されている。
容量が、相当する前記従来例の約０． ｔｐｐ程度から
本実施例では約０．ｏ５ｐｐに減少し、例えば受光径８
０１ｒａ１バイアス電圧５Ｖで接合容量的０．２ｐｐの
ＰＩＮ−ＰＤについて、受光装置全体の容量が０．３９
Ｆ以下となり、明らかな信号出力電力の増大、最小受信
レベルの低減が実現されている。
以上説明した如く本発明により、化合物半導体を用いた
プレーナ形ＰＩＮ−ＰＤにおいて、その配線接続領域を
含む電極部分の容量が減少して、信号比。
プレーナ形ＰＩＮ−ＰＤにおいて、その配線接続領域を
含む電極部分の容量が減少して、信号比。
力覚力の増大、最小受信レベルの低減が実現され、光通
信等の進展に大きい効果が得られる。
信等の進展に大きい効果が得られる。
第１図は本発明の実施例の模式側断面図、第２図は従来
例の模式側断面図、 第３図は外部回路を含む等価回路図である。 図において、 １は１型ＩｎＰ基板、 ２はｉ（ν）型１ｎＧａＡｓ層、 ３はｎ型１ｎＰＪｇ。 ４は本発明による半絶縁性ＩｎＰ埋め込み層、５はｐ型
頭域、 ６は安定化絶縁膜、 ７は反射防止膜、 ８はｐ側電極、 ８゛はｐ側電極８のポンディングパッド部、９はｎ側電
極、 １０はＡｕ線を示す。
例の模式側断面図、 第３図は外部回路を含む等価回路図である。 図において、 １は１型ＩｎＰ基板、 ２はｉ（ν）型１ｎＧａＡｓ層、 ３はｎ型１ｎＰＪｇ。 ４は本発明による半絶縁性ＩｎＰ埋め込み層、５はｐ型
頭域、 ６は安定化絶縁膜、 ７は反射防止膜、 ８はｐ側電極、 ８゛はｐ側電極８のポンディングパッド部、９はｎ側電
極、 １０はＡｕ線を示す。
Claims (1)
- 【特許請求の範囲】 １）化合物半導体基板上に、ｉ型の第１の化合物半導体
層と、該第１の化合物半導体層より禁制帯幅が大きく同
一導電型の第２の化合物半導体層とが順次積層され、該
第２の化合物半導体層を貫通する反対導電型領域が形成
されて、 該第２及び第１の化合物半導体層が、半絶縁性化合物半
導体層により埋め込まれてなることを特徴とするＰＩＮ
型半導体受光装置。 ２）前記反対導電型領域にコンタクトする電極の配線接
続領域が、前記半絶縁性化合物半導体層上に形成されて
なることを特徴とする特許請求の範囲第１項記載のＰＩ
Ｎ型半導体受光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268067A JPS63122180A (ja) | 1986-11-11 | 1986-11-11 | Ｐｉｎ型半導体受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268067A JPS63122180A (ja) | 1986-11-11 | 1986-11-11 | Ｐｉｎ型半導体受光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122180A true JPS63122180A (ja) | 1988-05-26 |
Family
ID=17453425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61268067A Pending JPS63122180A (ja) | 1986-11-11 | 1986-11-11 | Ｐｉｎ型半導体受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122180A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287684A (ja) * | 1988-08-05 | 1990-03-28 | Motorola Inc | 集積ｐｉｎ光検出器および方法 |
| JPH0459965U (ja) * | 1990-09-28 | 1992-05-22 | ||
| EP0616374A1 (en) * | 1993-03-19 | 1994-09-21 | Fujitsu Limited | A semiconductor light detecting device |
| JP2006295216A (ja) * | 1995-02-02 | 2006-10-26 | Sumitomo Electric Ind Ltd | ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法 |
-
1986
- 1986-11-11 JP JP61268067A patent/JPS63122180A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287684A (ja) * | 1988-08-05 | 1990-03-28 | Motorola Inc | 集積ｐｉｎ光検出器および方法 |
| JPH0459965U (ja) * | 1990-09-28 | 1992-05-22 | ||
| EP0616374A1 (en) * | 1993-03-19 | 1994-09-21 | Fujitsu Limited | A semiconductor light detecting device |
| US5552616A (en) * | 1993-03-19 | 1996-09-03 | Fujitsu Limited | Semiconductor light detecting device with groove |
| JP2006295216A (ja) * | 1995-02-02 | 2006-10-26 | Sumitomo Electric Ind Ltd | ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635908B2 (en) | Burying type avalanche photodiode and fabrication method thereof | |
| CA1256549A (en) | Avalanche photodiode made by mesa etch process | |
| JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
| CN112490302B (zh) | 一种多电极的高速光电探测器及其制备方法 | |
| Fukano et al. | High-speed InP-InGaAs heterojunction phototransistors employing a nonalloyed electrode metal as a reflector | |
| KR100303471B1 (ko) | 애벌란치형 광검출기 및 제작 방법 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JPS63122180A (ja) | Ｐｉｎ型半導体受光装置 | |
| KR100216524B1 (ko) | 애벌런치 포토다이오드 및 그 제조방법 | |
| US7214971B2 (en) | Semiconductor light-receiving device | |
| JPS6244709B2 (ja) | ||
| Scavennec et al. | High-gain low-noise GaAlAs-GaAs phototransistors | |
| US6787818B2 (en) | Diffused junction photodetector and fabrication technique | |
| CN111952398A (zh) | 一种平衡探测器及其制备方法 | |
| JPH01196182A (ja) | フォトダイオード | |
| JPS59232470A (ja) | 半導体受光素子 | |
| KR100276082B1 (ko) | 단일 전원으로 동작하는 양방향 광소자의구조 및 그 제조방법 | |
| US20040026712A1 (en) | Three terminal edge illuminated epilayer waveguide phototransistor | |
| JPH0316275A (ja) | 半導体受光素子の製造方法 | |
| KR100440253B1 (ko) | 광수신기 및 그 제조 방법 | |
| KR940007592B1 (ko) | 대량생산이 가능한 평면형 pin 포토다이오드의 제조방법 | |
| JPH01175776A (ja) | 半導体受光素子 | |
| JPH06291352A (ja) | 受光素子および回路内蔵受光素子 | |
| JPS63285971A (ja) | 半導体受光装置 | |
| JPS63216386A (ja) | 半導体受光装置 |