JPS63122197A - プリント回路ボードの処理方法 - Google Patents

プリント回路ボードの処理方法

Info

Publication number
JPS63122197A
JPS63122197A JP62231254A JP23125487A JPS63122197A JP S63122197 A JPS63122197 A JP S63122197A JP 62231254 A JP62231254 A JP 62231254A JP 23125487 A JP23125487 A JP 23125487A JP S63122197 A JPS63122197 A JP S63122197A
Authority
JP
Japan
Prior art keywords
mil
nickel
copper
board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62231254A
Other languages
English (en)
Inventor
ピーター・バーコス
ローレンス・マーテイン・バルドーフ
デユアン・セオドール・ナップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63122197A publication Critical patent/JPS63122197A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、プリント回路のための基板の製造に関する。
より詳しくは、本発明は１表面装着とピン差込み孔（ｐ
ｉｎ−ｉｎ−ｈｏｌｅ）技術に特に利点をもつプリント
回路ボードを製造するための、鋼上にニッケルをメッキ
する処理を有する、プリント回路ボードの製造処理に関
する６ Ｂ、従来技術 プリント回路基板を製造するための慣用的な処理は、い
くつかの主要な工程を有する。そのような工程の１つに
、回路が形成されることになる銅の層を絶縁基板上に設
けるということがある。そして、レジストを介して鋼上
にパターンを露出し、その後現像することにより回路パ
ターンが形成される。通常エツチング工程の後にはその
レベルの回路のために使用されたレジストの剥離が続き
、さらにレジストの付着、露光、現像工程が反復される
。次に、電気的接続がなされることになるタブ領域には
、それに続く工程でニッケルと金がメツキされる。そし
て、テスト、解析及び補修工程が行 米国特許第４３０６９２５号は、高密度プリント回路を
製造するための典型的な方法を開示する。
米国特許第４３２５７８０号は、プリント回路ボードを
作成するための別の方法を開示する。
Ｃ０発明が解決しようとする問題点 この発明の目的は、高密度のプリント回路の製造を可能
ならしめる処理方法を提供することにある。
Ｄ０問題点を解決するための手段 本発明は、粗カード（ｒａｗ　ｃａｒｄ）を製造するた
めの処理を与え、絶縁基板に銅を付着するために慣用的
な処理を用いる。そしてその銅の表面全体に約１０〜２
５マイクロインチ（０，０００２５４〜０．０００６３
５■）の範囲の厚さでニッケルの層がメッキされる。そ
してニッケル層上にはネガティブ・レジストが付着され
、それは露光され現像される。次にタブ上に追加的なニ
ッケルと金の層が付着され、レジストが剥離される０次
に別のレジスト層が付着され、露光されて現像される。
そうして、この構造体が硬化される。次に。
回路パターン線を形成するためにエツチングが行なわれ
、続いてレジストが剥離される。その後テスト及び補修
工程が行なわれる。そして特定の用途に必要な保護コー
ティングが付着されて、構造体が硬化される。
本願発明者らは、鋼上に薄いニッケル層を設けることに
より多くの利点が生じることを見出した。
すなわち、ニッケル・メッキした銅は回路パターンのエ
ツチング工程の間に呈するアンダーカットが小さく、導
線が密であるときに画定がきわめて良好になる。また、
貫通孔（スルー・ホール）内にもニッケル層が存在する
ので、ボードの信頼性が高まる。さらに、銅の腐食及び
マイグレーションの傾向はニッケルの上層により低減す
る。また、ニッケルと金のタブが最初にメッキされるの
で。
ボード全体を、メッキを均一な厚さでタブ上に沈積させ
る陰極として使用することができる。それに加えて、メ
ッキ工程の間に共通横棒（ｃｏｍｍｏｎｉｎｇｂａｒ）
が必要でないので、共通横棒に対する接続を除去する必
要なくボード・レベルで短絡及び開路テストを行うこと
ができる。
Ｅ、実施例 本発明の工程の特徴をより明確化するために、先ず第２
図を参照して従来のプリント回路ボード製造の主要な工
程を説明する。プリント回路基板としての使用に適した
特性をもつ絶縁基板は１周知の方法を用いた銅クラツド
である。第２図は、基板全体に亘る所定のパターンにス
ルーホール（貫通孔）を穴あけすること（工程２０１）
に始まる全体の製造工程の一部のみを示している０次に
、工程２０２で、スルーホールを含む基板全体に銅がメ
ッキされる。ネガティブ・フォトレジストの付着（工程
２０４）の前に、工程２０３で洗浄及び清浄化などのさ
まざまな表面処理工程が行なわれなくてはならない、そ
して、付着されたフォトレジストは工程２０４で所望の
回路パターンに対応して露光及び現像される。その回路
パターンは、タブに対する接続部をもつ回路ボード表面
の周囲に共通横棒または窓を有する。工程２０５では、
余剰の銅を除去するためにエツチング処理が行なわれる
。
次に工程２０６でレジストが剥離され、基板上の所望の
パターン中に接続タブを与えるために、工程２０７でレ
ジストの付着、露光及び現像が行なわれる。そしてタブ
には順次ニッケルと金がメッキされる（工程２０８）、
次にレジストが剥離され（工程２０９）、共通横棒が除
去されて（工程２０１）、その後テスト及び補修が行な
われる。
第１図は１本発明のプリント回路ボード製造工程を示す
フローチャートである。これにおいて、先ず、工程１０
１で、飼クラッド絶縁基板に、ドリルなどにより予定の
間隔で孔があけられる。その基板には次に、穴あけされ
たスルーホールを含む全体に銅がメッキされる（工程１
０２）。
本発明によれば１次の工程１０３は、銅の表面とスルー
ホールにニッケルの薄層を電気メッキすることである。
ニッケルは、濃度２５０〜５００ｇ／Ｒの低応力スルフ
ァミン酸ニッケル・メッキ浴から、゛電流密度２０Ａ／
平方フィート（０，０２１５Ａ／ｃｄ）１時間５〜１２
分でメッキされ。
これにより厚さ約１０〜２５マイクロ・インチ（０，０
００２５４〜Ｏ，０００６３５ｍｍ）のニッケル層が得
られる。
電気接点タブを画定するために慣用的なフォトリソグラ
フ処理が使用される。すなわち工程１０４で、ネガティ
ブ・フォトレジストがニッケル層上に付着される。この
周体は、スルーホールの開口を被覆するときに、メッキ
・マスクとしても働く。そして、タブ・パターンを形成
するために、ガラス・マスターを介して紫外光に対する
露光が行なわれる。そのレジストは、その特性に従って
現像される。
ボード基板は次に工程１０５で、タブ領域に約８０〜１
００マイクロ・インチ（０，００２０３〜０．００２５
４ａｍ）の厚いニッケルの沈積層を与えるためにニッケ
ル・メッキ浴に配置される。
ボードは次に水でリンスされ、約３０〜１５０マイクロ
・インチ（０，０００７６〜０．００３８１■）のＨさ
のソフトまたはハードの金層を与えるために全電気メッ
キ浴に浸漬される。この電気メツキ工程は、約５〜１５
Ａ／平方フイート（０゜００５４〜０．０１６１Ａ／ａ
ｊ）の電流密度で実行される。
次に、フォトレジストが剥離され（工程１０６）、工程
１０７で、フォトレジストが付着されて１回路パターン
・マスクを介して紫外光に露光され。
そのレジストの特性と必要条件に従って現像される０次
に、レジスト中に残っている溶剤を追い出すためにポス
トベーク処理が行なわれ、これによりレジストと回路ボ
ード基板の間の十分な接着が保証される。
ボードは次に、工程１０８で、ニッケルと銅を同時にエ
ツチングするためにエツチング浴中に配置される。この
とき、ニッケル層は銅層よりもはるかに厚い、この目的
のためには、過硫酸アンモニウム、塩化第二鉄及び塩化
第一銅などの慣用的なエツチング剤が適している。この
工程のためには、上記３つのエツチング剤に、室温で約
１５分と、３分と、５分の浸漬で十分であることが分か
つている０次に工程１０９で、好適な溶剤にディプする
ことにより、レジストが剥離される。そして、工程１１
０で、必要に応じてテスト及び補修処理が行なわれる。
この時点でボードは、保護コーティング及び素子の取付
の準備が完了したことになる。
第１図の処理は、回路が銅層に形成される前にタブまた
は電気的接続をメッキすることを規定していることに注
意されたい、ボード自体は、その全体に亘って、タブ上
にニッケルとそれに続く金層をメッキするための電気メ
ツキ工程の間に、陰極となる。また、第２図（従来技術
）の処理に従って形成されたタブは、第１図（本発明）
の処理によって形成されたタブはどには平坦にメッキさ
れないことが観察されている。
表１ 銅のエツチング　　ニッケル・メッキの　　ガラス・マ
スター線幅　　　　　　　エツチング線幅　　　　の線
幅１）　　　　３．５５　ミル　　　　　　３．８５　
ミル　　　　　　　４．６　ミル２）　　　　３．６５
　ミル　　　　　　３．６５　ミル　　　　　　　４．
５　ミル３）　　　　３．３５　ミル　　　　　　３．
８５　ミル　　　　　　　４．３　ミル４）　、　　３
．１５　ミル　　　　　　３．８０　ミル　　　　　　
　４．６　ミル５）　　　　３．４０　ミル　　　　　
　　４．００　ミル　　　　　　　４．６　ミル６）　
　　　３．５０　ミル　　　　　　３．８０　ミル　　
　　　　　４．４　ミル７）　　　　３．５５　ミル　
　　　　　　３．９０　ミル　　　　　　　４．６　ミ
ル８）　　　　３．４５　ミル　　　　　　　３．８５
　ミル　　　　　　　４．６　ミル９）　　　　３．６
５　ミル　　　　　　３．９０　ミル　　　　　　　４
．４　ミル１０）　　　３．４５　ミル　　　　　　３
．８５　ミル　　　　　　　４．３　ミル１１）　　　
３．６５　ミル　　　　　　３．９５　ミル　　　　　
　　４．６　ミル１２）　　　３．ｆｉ５　ミル　　　
　　　　３．７０　ミル　　　　　　　４．３　　ミル
１３）　　　３．５０　ミ／Ｌ／　　　　　　　３，９
０　ミ／Ｌ／　　　　　　　　４．４　ミル１４）　　
　３．５５　ミル　　　　　　３．８５　ミル　　　　
　　　４．４　ミル１５）　　　３．４０　ミル　　　
　　　　３．９５　ミル　　　　　　　４．４　ミル１
６）　　　３．４５　ミル　　　　　　３．７０　ミル
　　　　　　　４．５　ミル１７）　　　３．７５　ミ
ル　　　　　　　３．８５　ミル　　　　　　　４．３
　ミル１８）　　　３．２５　ミル　　　　　　　３．
８０　ミル　　　　　　　４．４　　ミル１９）　　　
３．５０　ミル　　　　　　　３．８０　ミル　　　　
　　　４．５　ミル２０）　　　３．４０　ミル　　　
　　　３．８５ミル　　　　　　４．５ミルサンプル数
：２０　　　　　サンプル数：２０平均＝３．４９００
ミル　　平均＝３．８４００ミル標準偏差＝Ｏ，１４５
６標準偏差＝０．０８６８最小＝３．１５００ミル　　
最小＝３．６５００ミル最大＝３．７５００ミル　　最
大＝４．０ＯＯＯミル×１ミル＝０．０２５４ｍｌ 表１は、第２図に従って処理された回路線の測定幅と、
第１図に従って処理されたニッケル・メッキ線の」り定
幅と、パターンをフォトリソグラフするために使用され
たガラス・マスターの線幅を対比する図である。表１の
２０個のサンプルは。
１０倍の倍率のｍｕｇを用いて測定されたものである。
各行のデータにつき全体で１００個のボードが検査され
た。各ボードからは５個の線が測定され、それらは単一
の値に平均された。尚、設計された１回路の公称線幅は
４．０ミルであった。
必要とされる線幅を得るべくエッチ・バックを補償する
ために、わずかに広い線幅の図版が設けられた。
表１からは、ニッケル・メッキされた線は、ニッケルの
ない線よりも偏差が小さいということが見てとれる。ニ
ッケルの上層をもつサンプルはまた、線の最大と最小値
の間の差がより小さい、さらにまた、線の画定がニッケ
ル上層をもつボードの方がよく、どの場合にも線幅の測
定値が、ガラス・マスターの線幅により近いということ
が観察された。
この現像は、銅線及びニッケル・メッキした銅線の断面
図にそれぞれ整合されたガラス・マスター３０の一部を
図式的に示す第３図に例示されている。すなわち、第２
図の処理に従って製造された銅線は、エツチング工程の
後で参照番号３２で示す断面図をもち、一方、ニッケル
・メッキされた銅線は、参照番号３４で示す断面図をも
つ。また、図版の線幅は参照番号３６で示されている。
ニッケル・メッキされた線はその上方の幅がより広く、
すなわちアンダー・カットが小さい。
補修作業は、ニッケル上層をもつ構造体では効率が向上
される。ニッケル層は、銅とはんだの間の障壁として働
く。この長所は、メッキされたスルー・ホールと表面素
子取付の修理に特に重要である。すなわち、本発明の方
法に従って処理されたボードの特定の領域を、銅を欠く
ことなく修理し得る回数が相当に増加する。
表　２（引張り試験） １、　　３１　　　　　　１．　　６１　　　　　２６
．　　６２２、　　６８　　　　　　２．　　６０　　
　　　２７．　　６５３、　　６４　　　　　　３．６
１　　　　　２８．　　５８４、　　７２　　　　　　
４．　　６１　　　　　２９．　　６３５、　　５３　
　　　　　５．　　５７　　　　　３０．　　６３６、
　　３９　　　　　　６．　　６３　　　　　３１．　
　６２７、　　６８　　　　　　７．　　６２　　　　
　３２．　　６５８．６４　　　　　　　ｇ、　　　５
９　　　　　３３．　　６１９、　　６８　　　　　　
９．　　６２　　　　　３４．　　６６１０、　　６８
　　　　　１０．　　６０　　　　　３５．　　５７１
１、　　６０　　　　　１１．　　６２　　　　　３６
．　　６１１２、　　６８　　　　　１２．　　５９　
　　　　３７．　　６１１３、　　６３　　　　　１３
．　　６２　　　　　３８．　　５０１４、　　５６　
　　　　１４．　　６２　　　　　３９．　　５５１５
、　　７０　　　　　１５．　　６３　　　　　４０．
　　５９１６、　　５３　　　　　１６．　　６２　　
　　　４１．　　６０１７、　　７１　　　　　１？、
　　　６２　　　　　４２．　　６３１８、　　６８　
　　　　１８．　　６３　　　　　４３．　　６０１９
、　　６２　　　　　１９．　　６３　　　　　４４．
　　５ｇ２０、　　７０　　　　　２０．　　５９　　
　　　４５．　　６２２１、　　７０　　　　　２１．
　　５９　　　　　４６．　　６２２２、　　７０　　
　　　２２．　　５５　　　　　４７．　　５９２３、
　　３３　　　　　２３．　　５９　　　　　４８．　
　５？２４、　　５９　　　　　２４．　　６３　　　
　　４９．　　６３２５、　　６６　　　　　２５．　
　６１　　　　　５０．　　６３２６、　　７０ ２７、　　５６ ２８、　　６３ ２９、　　６２ ３０、　　６２ 平均（Ｘ）：６１．５５　　　　　平均（Ｘ）：６０．
７０標準偏差（Ｓ）：１０．４９　　　標準偏差（Ｓ）
：　２．８１Ｘ−２，３”３Ｓ＝３７．ｌＩ　　Ｘ−２
，３３８＝５４．１６最大ニア２　　　　　　　　最大
＝６０最小：３１　　　　　　　　　最小：５０表２は
、溶着補修試験の結果を示す。これらの試験は、銅線が
、銅に対すると同じ程度にニッケル・メタラージに接着
することを検証するために行なおれた。溶着補修は、２
．０ミル径の銅ワイヤを用いて行なわれた。補修工程の
後、ワイヤが引張試験された。接着されたワイヤに対す
る予定の故障基準は６．０グラムまたはそれ以下であり
、それは回路線と平行な方向に引張られた。
表２は、ニッケル・メッキされた回路が、銅だけの回路
よりも標準偏差が小さいことを示す。また、熱伝導は、
ニッケル・メッキ回路の場合の方が、ニッケル・メッキ
されていない回路よりも均一であることが窺われた。ま
た、溶着された銅ワイヤは、ニッケル表面に対して、銅
表面と同様の接着特性を有する。
それぞれ第１図及び第２図の方法に従って製造された２
００個毎以上の、すなわち合計４００個以上のボード視
覚及び顕微鏡検査により、第１図の本発明の処理を用い
た場合の方が、良品のパネルの歩どまりが高いことが分
かった。
Ｆ９発明の効果 本発明に基づく処理は、良好な幾何形状とａＮＪ隔が小
さい改善された線の解像度をもつ回路ボードを与える。
というのは、ニッケル・メッキした層は、エツチング工
程の間の銅回路のアンダーカットが減少するからである
。尚、きわめて微細な線には、メタラージの腐食または
マイグレーションを防止し、また素子装着作業の間のは
んだブリッジを防止するために、特殊な光と、エネルギ
ー感応性保護コーティングが必要であることを、この分
野の熟練した当業者は理解するであろう。
本発明は、表面取付素子の場合のみならずピン穴挿入（
ｐｉｎ　−ｉｎ　−ｈｏｌｅ）素子の場合にも同様に適
用される。尚、上記の実施例では、プリント回路ボード
の一方の側のみについて説明したが、ニッケル・メッキ
は平坦な基板の両側で行なわれ、そのようにして処理さ
れたボードを両側面素子取付の適用技術に使用できるこ
とを当業者なら理解するであろう。
また、化学的及び物理的性質が類似していることから、
銅の上層としてニッケルの代わりにコバルトを使用し得
ることに注意されたい１本発明の説明をニッケルを用い
て進めたのは、コバルトはコストが高いからである。
さらに、フォトレジストに関連する上述の説明を１本発
明に対する限定と見なすべきではないことを理解された
い、もしポジティブ・フォトレジストを使用するなら、
ポジティブ・フォトレジストは選択的に露光できるがゆ
えにレジストを剥離し再塗布することが不要であるので
、いくつかの工程を除去し得る。
【図面の簡単な説明】
第１図は１本発明の処理工程のフローチャート、第２図
は、従来技術の処理工程のフローチャート。 第３図は、線の断面形状を示す図である。 ３２・・・・銅層、３４・・・・ニッケル層６出願人　
　インターナショナル・ビジネス・マシーンズ・コーポ
レーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名）

Claims (3)

    【特許請求の範囲】
  1. （１）スルー・ホールのパターンをもち、銅をメッキさ
    れてなる基板からプリント回路ボードを製造するための
    方法において、 上記銅の層に回路を形成する前に、上記基板の表面とス
    ルー・ホールにニッケルの層を付着することを特徴とす
    る、 プリント回路ボードの処理方法。
  2. （２）上記ニッケル層の付着が、濃度約２５０ないし５
    ００ｇ／ｌの過硫酸ニッケルから電気メッキされる特許
    請求の範囲第（１）項記載の方法。
  3. （３）上記付着されるニッケル層の厚さが、約０．００
    ０２５４ないし０．０００６３５ｍｍである特許請求の
    範囲第（１）項または第（２）項記載の方法。
JP62231254A 1986-10-31 1987-09-17 プリント回路ボードの処理方法 Pending JPS63122197A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/925,583 US4756795A (en) 1986-10-31 1986-10-31 Raw card fabrication process with nickel overplate
US925583 1986-10-31

Publications (1)

Publication Number Publication Date
JPS63122197A true JPS63122197A (ja) 1988-05-26

Family

ID=25451955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62231254A Pending JPS63122197A (ja) 1986-10-31 1987-09-17 プリント回路ボードの処理方法

Country Status (3)

Country Link
US (1) US4756795A (ja)
EP (1) EP0265629A3 (ja)
JP (1) JPS63122197A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258890A (ja) * 1988-08-25 1990-02-28 Murata Mfg Co Ltd 銅張積層板
KR100899588B1 (ko) 2000-10-26 2009-05-27 오우크-미츠이, 인크 . 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
JP2010510929A (ja) * 2006-11-30 2010-04-08 ファン・デル・フェルデン・バルケメイヤ・ゲーエムベーハー フィン付き舵

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139923A (en) * 1987-07-08 1992-08-18 Hitachi, Ltd. Method for improving adhesion of a resist layer to a metallic layer and electrolessly plating a wiring pattern thereon
US4946563A (en) * 1988-12-12 1990-08-07 General Electric Company Process for manufacturing a selective plated board for surface mount components
US4964947A (en) * 1989-01-20 1990-10-23 Casio Computer Co., Ltd. Method of manufacturing double-sided wiring substrate
US5013402A (en) * 1989-01-20 1991-05-07 Casio Computer Co., Ltd. Method of manufacturing double-sided wiring substrate
US5196087A (en) * 1991-06-18 1993-03-23 Multimedia Design, Inc. Method for making multi-layer printed circuit board
JPH06169145A (ja) * 1992-11-27 1994-06-14 Cmk Corp プリント配線板の製造方法
US5399239A (en) * 1992-12-18 1995-03-21 Ceridian Corporation Method of fabricating conductive structures on substrates
US5702870A (en) * 1993-08-27 1997-12-30 Vlsi Technology, Inc. Integrated-circuit via formation using gradient photolithography
TW317575B (ja) * 1994-01-21 1997-10-11 Olin Corp
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
AU1750995A (en) * 1995-01-27 1996-08-14 Interprint Formularios Ltda. Memory card and method of producing same
US5681662A (en) * 1995-09-15 1997-10-28 Olin Corporation Copper alloy foils for flexible circuits
US6044550A (en) * 1996-09-23 2000-04-04 Macdermid, Incorporated Process for the manufacture of printed circuit boards
JP2004014888A (ja) * 2002-06-10 2004-01-15 Mitsui Mining & Smelting Co Ltd プリント配線板の製造方法及びその製造方法で得られたプリント配線板
CN102651946B (zh) * 2012-04-05 2014-06-25 深圳崇达多层线路板有限公司 一种印刷线路板阶梯线路的制作工艺
DE102014210483A1 (de) * 2014-06-03 2015-12-03 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen einer Folienanordnung und entsprechende Folienanordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5435364A (en) * 1977-08-03 1979-03-15 Mack Robert L Method of making print circuit board
JPS57107096A (en) * 1980-12-25 1982-07-03 Tokyo Shibaura Electric Co Method of producing printed circuit board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1407752A (fr) * 1964-06-23 1965-08-06 Ch Bertolus Ets Procédé de fabrication de circuits imprimés
US3679381A (en) * 1970-08-21 1972-07-25 M & T Chemicals Inc Novel composite
US3936548A (en) * 1973-02-28 1976-02-03 Perstorp Ab Method for the production of material for printed circuits and material for printed circuits
DE2323529A1 (de) * 1973-05-10 1974-11-28 Peter Kammermeier Leiterplatte mit aufgedruckten oder aufplattierten leiterbahnen
US4024631A (en) * 1975-11-24 1977-05-24 Xerox Corporation Printed circuit board plating process
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
JPS5418734A (en) * 1977-06-28 1979-02-13 Australia Res Lab Electrostatic developing method and apparatus
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
US4514586A (en) * 1982-08-30 1985-04-30 Enthone, Inc. Method of using a shielding means to attenuate electromagnetic radiation in the radio frequency range
US4568413A (en) * 1983-07-25 1986-02-04 James J. Toth Metallized and plated laminates
US4626324A (en) * 1984-04-30 1986-12-02 Allied Corporation Baths for the electrolytic deposition of nickel-indium alloys on printed circuit boards
FR2565760B1 (fr) * 1984-06-08 1988-05-20 Aerospatiale Procede pour la realisation d'un circuit imprime et circuit imprime obtenu par la mise en oeuvre dudit procede
US4605471A (en) * 1985-06-27 1986-08-12 Ncr Corporation Method of manufacturing printed circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5435364A (en) * 1977-08-03 1979-03-15 Mack Robert L Method of making print circuit board
JPS57107096A (en) * 1980-12-25 1982-07-03 Tokyo Shibaura Electric Co Method of producing printed circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258890A (ja) * 1988-08-25 1990-02-28 Murata Mfg Co Ltd 銅張積層板
KR100899588B1 (ko) 2000-10-26 2009-05-27 오우크-미츠이, 인크 . 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
JP2010510929A (ja) * 2006-11-30 2010-04-08 ファン・デル・フェルデン・バルケメイヤ・ゲーエムベーハー フィン付き舵

Also Published As

Publication number Publication date
EP0265629A2 (en) 1988-05-04
EP0265629A3 (en) 1989-06-28
US4756795A (en) 1988-07-12

Similar Documents

Publication Publication Date Title
JPS63122197A (ja) プリント回路ボードの処理方法
EP0455891B1 (en) Cone electrical contact
US5733466A (en) Electrolytic method of depositing gold connectors on a printed circuit board
US5172473A (en) Method of making cone electrical contact
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
US6766811B2 (en) Method of removing smear from via holes
US4925525A (en) Process for producing a printed circuit board
US4735694A (en) Method for manufacture of printed circuit boards
JP2004047836A (ja) プリント配線板とその製造方法
KR20090048358A (ko) 배선 기판, 회로 기판, 이것들의 제조 방법
EP0402811B1 (en) Method of manufacturing printed circuit boards
JP3172509B2 (ja) 配線基板集合体の製造方法
US5773198A (en) Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer
JP3275784B2 (ja) Ｔａｂテープにブラインドビアホールを形成する方法、その方法によって形成されたｔａｂテープ、フィルム及びフレキシブル基板
WO2002098193A1 (en) A method for applying thick copper on substrates
JPH0823166A (ja) 多層配線基板の製造方法
WO1998019858A1 (en) Circuit comprising microstrip conductor and method for making the same
JPS6210039B2 (ja)
JPH01293694A (ja) プリント配線基板の製造方法
Kobayashi et al. Application of via post interconnection for build up printed circuit board
JP2000013001A (ja) プリント配線板の製造法
JPS60120595A (ja) プリント配線板の製造方法
JPH03165092A (ja) スルーホールプリント配線板の製造方法
JPS61179553A (ja) 配線パタ−ン形成方法
JPS601889A (ja) 回路基板製造方法