JPS6312302B2 - - Google Patents
Info
- Publication number
- JPS6312302B2 JPS6312302B2 JP18012080A JP18012080A JPS6312302B2 JP S6312302 B2 JPS6312302 B2 JP S6312302B2 JP 18012080 A JP18012080 A JP 18012080A JP 18012080 A JP18012080 A JP 18012080A JP S6312302 B2 JPS6312302 B2 JP S6312302B2
- Authority
- JP
- Japan
- Prior art keywords
- real number
- register
- instruction
- indicates
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明は、実数型データＡとＢとを比較すると
き、 Ａ−α≦Ｂ≦Ａ＋α（αは許容誤差）の真偽を
問う命令を設け、この命令を処理できるようにし
たデータ処理装置に関するものである。
き、 Ａ−α≦Ｂ≦Ａ＋α（αは許容誤差）の真偽を
問う命令を設け、この命令を処理できるようにし
たデータ処理装置に関するものである。
現在の計算機のアーキテクチヤで実数型データ
の比較を行う命令は、整数型のそれに準ずるもの
が用意されている。しかし、実数型の比較はその
性質からいつて整数型のそれと著しく異つてい
る。いま、初級のプログラムがおかし易い誤ちを
第１図に示す。この第１図のプログラムは明らか
に（文１）を実行するはずである、と思い込むが
残念ながらそうはならない。なぜならばＡを4.0
で割算すると誤差が生じ、Ｂに4.0を掛算しても
Ａにはならない。したがつて、第１図のプログラ
ムでは実際には（文２）が実行されてしまう。そ
れ故if文で Ｂ＊4.0＝Ａ などという実数の比較式は間違つても使用しては
ならない。
の比較を行う命令は、整数型のそれに準ずるもの
が用意されている。しかし、実数型の比較はその
性質からいつて整数型のそれと著しく異つてい
る。いま、初級のプログラムがおかし易い誤ちを
第１図に示す。この第１図のプログラムは明らか
に（文１）を実行するはずである、と思い込むが
残念ながらそうはならない。なぜならばＡを4.0
で割算すると誤差が生じ、Ｂに4.0を掛算しても
Ａにはならない。したがつて、第１図のプログラ
ムでは実際には（文２）が実行されてしまう。そ
れ故if文で Ｂ＊4.0＝Ａ などという実数の比較式は間違つても使用しては
ならない。
整数型の演算と実数型の演算との決定的な違い
は誤差にある。熟練したプログラムは演算の過程
の誤差範囲を十分に考慮し、上記のような失敗を
おかさない。例えば、実数型データＡとＢとを比
較する場合、第２図のように記述する。しかし、
この方法の欠点は、効率が悪いこと、及びプログ
ラムの意図が直接見えにくいことである。プログ
ラマの希望しているのは、実数型データＡとＢと
が大体等しいかを調べることにある。従つて、第
３図のようにプログラムしているのに等しい。
は誤差にある。熟練したプログラムは演算の過程
の誤差範囲を十分に考慮し、上記のような失敗を
おかさない。例えば、実数型データＡとＢとを比
較する場合、第２図のように記述する。しかし、
この方法の欠点は、効率が悪いこと、及びプログ
ラムの意図が直接見えにくいことである。プログ
ラマの希望しているのは、実数型データＡとＢと
が大体等しいかを調べることにある。従つて、第
３図のようにプログラムしているのに等しい。
本発明は、上記の考察に基づくものであつて、
実数型データＡとＢとが大体等しいかと問う命令
を新たに準備し、この命令を実行できるようにし
たデータ処理装置を提供することを目的としてい
る。そしてそのため、本発明のデータ処理装置は
種々の命令を実行できる機能を有するデータ処理
装置において、実数型データの比較分岐命令とし
て Ａ−α≦Ｂ≦Ａ＋α ただし、ＡとＢは実数型データ、αは許容誤差 の真偽を問う命令を設け、データ処理装置に当該
命令を実行できる機能をもたせたことを特徴とす
るものである。以下、本発明を図面を参照しつつ
説明する。
実数型データＡとＢとが大体等しいかと問う命令
を新たに準備し、この命令を実行できるようにし
たデータ処理装置を提供することを目的としてい
る。そしてそのため、本発明のデータ処理装置は
種々の命令を実行できる機能を有するデータ処理
装置において、実数型データの比較分岐命令とし
て Ａ−α≦Ｂ≦Ａ＋α ただし、ＡとＢは実数型データ、αは許容誤差 の真偽を問う命令を設け、データ処理装置に当該
命令を実行できる機能をもたせたことを特徴とす
るものである。以下、本発明を図面を参照しつつ
説明する。
実数型データＡとＢが大体等しい。すなわち
nearly equalという比較演算を実現させる方法と
しては、次の二つの方向がある。
nearly equalという比較演算を実現させる方法と
しては、次の二つの方向がある。
(a) ハード命令による実現
(b) 言語プロセツサの機能での吸収
(a)のハード命令による実現の方が好ましいが、
現実的には(b)の方が手短であろう。
現実的には(b)の方が手短であろう。
主語プロセツサに吸収させる方法としては、次
の二つの方法がある。
の二つの方法がある。
(イ) 翻訳時のオプシヨンで解決させる。
(ロ) 比較演算子nearly equalを設ける。
いずれにしても、現在の計算機に存在する命令
で代行する。
で代行する。
第４図はハード命令による実現の方法の１例を
示すものである。第４図において、１は命令レジ
スタ、２はデコーダ、３と４は演算レジスタ、５
はAND回路、６は加減算器、７はOR回路、８は
AND回路、９はNOT回路をそれぞれ示してい
る。いまnearly equalというマシン命令が命令レ
ジスタ１にセツトされたとすると、デコーダ２は
これをデコード所定の出力線をオンとする。これ
により演算レジスタ３に格納されている実数型デ
ータＡの所定の下位ビツトはオール「０」とさ
れ、また、演算レジスタ４に格納されている実数
型データＢの所定の下位ビツトはオール「０」と
され、加減算器６に入力される。また、このとき
加減算器６は演算器として動作する。演算結果は
OR回路７に入力され、OR回路７の出力はAND
回路８に入力される。AND回路８の出力が「０」
のときは、実数型データＡとＢとは大体等しく、
AND回路８の出力が「１」のときはＡとＢは全
く異なることを示す。
示すものである。第４図において、１は命令レジ
スタ、２はデコーダ、３と４は演算レジスタ、５
はAND回路、６は加減算器、７はOR回路、８は
AND回路、９はNOT回路をそれぞれ示してい
る。いまnearly equalというマシン命令が命令レ
ジスタ１にセツトされたとすると、デコーダ２は
これをデコード所定の出力線をオンとする。これ
により演算レジスタ３に格納されている実数型デ
ータＡの所定の下位ビツトはオール「０」とさ
れ、また、演算レジスタ４に格納されている実数
型データＢの所定の下位ビツトはオール「０」と
され、加減算器６に入力される。また、このとき
加減算器６は演算器として動作する。演算結果は
OR回路７に入力され、OR回路７の出力はAND
回路８に入力される。AND回路８の出力が「０」
のときは、実数型データＡとＢとは大体等しく、
AND回路８の出力が「１」のときはＡとＢは全
く異なることを示す。
第５図はnearly equalという命令を現在のアセ
ンブラ命令で実行する場合の手順を示すものであ
る。第５図において LE fr1 Ａ は実数型データＡを実数型レジスタにロードすべ
きことを示している。
ンブラ命令で実行する場合の手順を示すものであ
る。第５図において LE fr1 Ａ は実数型データＡを実数型レジスタにロードすべ
きことを示している。
CE fr1 Ｂ
は実数型データと実数型レジスタの内容を比較す
べきことを示している。
べきことを示している。
BE NEARLY EQ
はＡとＢが等しい場合にはNEARLY EQの処理
を行うべきことを示している。
を行うべきことを示している。
ic r1、AEXP
はＡの指数部をレジスタr1に文字型でセツトすべ
きことを示している。
きことを示している。
STC r1 MASK EXP
はレジスタr1の内容をマスクレジスタの指定部に
セツトすべきことを示している。
セツトすべきことを示している。
BH HigH COMP
はＡ＞ＢであればHigH COMPへ分岐すべきこ
とを示している。
とを示している。
AE fr1、MASK
はレジスタfr1の内容とマスク・レジスタの内容
が加算し、その結果をレジスタfr1にセツトすべ
きことを示している。
が加算し、その結果をレジスタfr1にセツトすべ
きことを示している。
CE fr1、Ｂ
はレジスタfr1の内容とＢとを比較すべきことを
示している。
示している。
BNL NEARLY EQ
はＢがＡ以下のときNEARLY EQの処理を行う
べきことを示している。
べきことを示している。
Ｂ NOTEQ
はNOTEQへ分岐すべきことを示している。
SE fr1、MASK
はレジスタfr1の内容からマスク・レジスタの内
容を減算し、その結果をレジスタfr1へセツトす
べきことを示している。
容を減算し、その結果をレジスタfr1へセツトす
べきことを示している。
CE fr1、Ｂ
はレジスタfr1、の内容とＢとを比較すべきこと
を示している。
を示している。
BH NOTEQ
はレジスタfr1がＢより大きいときNOTEQへ分
岐すべきことを示している。
岐すべきことを示している。
第６図は第５図の処理のフローチヤートを示し
たものである。
たものである。
ＡとＢとが等しいか否かを調べる。Yesであ
れば、大体等しい場合の処理を行う。
れば、大体等しい場合の処理を行う。
NOであれば、の処理を行う。
ＡがＢより大きいかを調べる。Yesであれば
の処理を行い、NOであればの処理を行
う。
の処理を行い、NOであればの処理を行
う。
Ａに許容誤差αを加えたものがＢ以上である
かを調べる。Yesであれば大体等しいと判断
し、NOであれば全く異なると判断する。
かを調べる。Yesであれば大体等しいと判断
し、NOであれば全く異なると判断する。
Ａより許容誤差αを引算したものがＢより大
きいかを調べる。NOであれば大体等しいと判
断し、Yesであれば全く異なると判断する。
きいかを調べる。NOであれば大体等しいと判
断し、Yesであれば全く異なると判断する。
以上の説明から明らかなように、本発明によれ
ば、実数型ＡとＢとが大体等しいかを問う命令を
設け、データ処理装置にこの命令を処理する機能
を設けたので、プログラムの作成効率の向上、プ
ログラムの書類性の向上および信頼性の向上を期
待することが出来る。
ば、実数型ＡとＢとが大体等しいかを問う命令を
設け、データ処理装置にこの命令を処理する機能
を設けたので、プログラムの作成効率の向上、プ
ログラムの書類性の向上および信頼性の向上を期
待することが出来る。
第１図は誤りの生ずる可能性のあるプログラム
の１例を示す図、第２図は実数型データＡとＢと
を比較する従来のプログラムの１例を示す図、第
３図は実数型データＡとＢが大体等しいか否かを
問う場合に望まれるプログラムの表現形態の１例
を示す図、第４図は本発明をハードウエアで実現
する場合の１実施例を示す図、第５図は実数型デ
ータＡとＢが大体等しいか否かを調べるためアセ
ンブラ命令で記述されたプログラムの１例を示す
図、第６図は第５図のプログラムの処理の流れを
示す図である。 １……命令レジスタ、２……デコーダ、３と４
……演算レジスタ、５……AND回路、６……加
減算器、７……OR回路、８……AND回路、９…
…NOT回路。
の１例を示す図、第２図は実数型データＡとＢと
を比較する従来のプログラムの１例を示す図、第
３図は実数型データＡとＢが大体等しいか否かを
問う場合に望まれるプログラムの表現形態の１例
を示す図、第４図は本発明をハードウエアで実現
する場合の１実施例を示す図、第５図は実数型デ
ータＡとＢが大体等しいか否かを調べるためアセ
ンブラ命令で記述されたプログラムの１例を示す
図、第６図は第５図のプログラムの処理の流れを
示す図である。 １……命令レジスタ、２……デコーダ、３と４
……演算レジスタ、５……AND回路、６……加
減算器、７……OR回路、８……AND回路、９…
…NOT回路。
Claims (1)
- 【特許請求の範囲】 １ 種々の命令を実行できる機能を有するデータ
処理装置において、実数型データの比較分岐命令
として Ａ−α≦Ｂ≦Ａ＋α ただし、ＡとＢは実数型データの、αは許容誤
差 の真偽を問う命令を設け、データ処理装置に当該
命令を実行できる機能をもたせたことを特徴とす
るデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18012080A JPS57103552A (en) | 1980-12-19 | 1980-12-19 | Data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18012080A JPS57103552A (en) | 1980-12-19 | 1980-12-19 | Data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57103552A JPS57103552A (en) | 1982-06-28 |
| JPS6312302B2 true JPS6312302B2 (ja) | 1988-03-18 |
Family
ID=16077761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18012080A Granted JPS57103552A (en) | 1980-12-19 | 1980-12-19 | Data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57103552A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414303U (ja) * | 1987-04-03 | 1989-01-25 | ||
| JPS6431001U (ja) * | 1987-08-19 | 1989-02-27 | ||
| JPH01300904A (ja) * | 1988-05-24 | 1989-12-05 | Seikichi Boku | パーマネントウエーブのコールド・ウエーブ法 |
| JPH01175603U (ja) * | 1988-05-24 | 1989-12-14 | ||
| JPH01175602U (ja) * | 1988-05-24 | 1989-12-14 | ||
| JPH03292903A (ja) * | 1990-04-11 | 1991-12-24 | Planning Meito Hiroko:Kk | コールドウェーブ方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352230A (ja) * | 1991-05-30 | 1992-12-07 | Hitachi Ltd | 演算器およびマイクロプロセッサ |
-
1980
- 1980-12-19 JP JP18012080A patent/JPS57103552A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414303U (ja) * | 1987-04-03 | 1989-01-25 | ||
| JPS6431001U (ja) * | 1987-08-19 | 1989-02-27 | ||
| JPH01300904A (ja) * | 1988-05-24 | 1989-12-05 | Seikichi Boku | パーマネントウエーブのコールド・ウエーブ法 |
| JPH01175603U (ja) * | 1988-05-24 | 1989-12-14 | ||
| JPH01175602U (ja) * | 1988-05-24 | 1989-12-14 | ||
| JPH03292903A (ja) * | 1990-04-11 | 1991-12-24 | Planning Meito Hiroko:Kk | コールドウェーブ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57103552A (en) | 1982-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004038923A (ja) | プログラムコード変換のための条件コードフラグのエミュレーション | |
| JPS6312302B2 (ja) | ||
| KR880001418B1 (ko) | 데이터 처리장치 | |
| JPS6156822B2 (ja) | ||
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPH0250228A (ja) | デバッグ処理装置 | |
| JPH0233173B2 (ja) | ||
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPS645332B2 (ja) | ||
| JPS623345A (ja) | 割込方式 | |
| JPS5958550A (ja) | 命令フエツチトラツプ制御方式 | |
| JPH05100897A (ja) | 命令トレース方式 | |
| JPS6236576B2 (ja) | ||
| JP2526665B2 (ja) | 割込み制御方式 | |
| JP3105546B2 (ja) | アセンブラのシンボル・デバッグ情報処理方式 | |
| JPS61133440A (ja) | デ−タ処理装置 | |
| JPS6278630A (ja) | 情報処理装置 | |
| JPS6119048B2 (ja) | ||
| JPH07122845B2 (ja) | 演算装置 | |
| JPH02191046A (ja) | プログラムの追跡方式 | |
| JPH0244423A (ja) | コンピュータ | |
| JPH01175632A (ja) | マイクロプログラム制御装置 |