JPH0244423A - コンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はコンピュータに関する。

（従来の技術） マイクロコンピュータ等のコンピュータのプログラムに
おいては、ある命令の実行が終了してから次の命令の実
行が開始される迄に所定の待ち時間を設ける必要がしば
しば生じる。このような場合にウェイト処理を行うプロ
グラムステップが挿入される。第４図に従来のコンピュ
ータにおける典型的なウェイト処理の手順を示す。第４
図に示されるように、ウェイト処理を行うためには、ウ
ェイト時間を表すデータをレジスタに格納する処理（ス
テップ５４１）、　　レジスタに格納されているデータ
から所定の数を減算する処理（ステップ５４２）　。

及び減算処理の結果が０であるか否かを判断し。

０でない場合にステップＳ４２に分岐する処理（ステッ
プ５４３）が必要になる。

（発明が解決しようとする課題） このようなウェイト処理をコンピュータにプログラムす
る場合、高級言語のなかにはウェイト処理専用の命令文
を持つものがあり、これを使用すればプログラムのステ
ップ数は僅かですむ。しかし、コンピュータのプログラ
ミングでは１機械語またはアセンブリ言語が用いられる
ことも多い。

機械語またはアセンブリ言語を用いる場合には。

ウェイト処理が必要となる度に、上述した格納処理、減
算処理、及び判断・分岐処理をプログラムする必要があ
り、プログラムのステップ数が増大する。また、ウェイ
ト処理時間が長くなってレジスタの他にＲＡＭを追加使
用するような場合は、　ＲＡＭのアドレスの指定やＲＡ
Ｍに対する読み書きといったさらに煩雑な手順も要求さ
れ、ソフトウェアの負担が一層増大することになる。

このように、従来のコンピュータでは、ウェイト処理を
含むプログラムの開発に多大な労力が必要となり、また
プログラムのサイズが大きくなるという問題が生じてい
た。ウェイト処理用の命令文を有する高級言語を用いて
書かれたプログラムであっても、コンパイルされた後に
は、ウェイト処理用の命令文は、第４図に示した処理を
実行するための機械語命令の列に翻訳されるため、結果
的にプログラムのサイズが大きくなることは変わりがな
い。

本発明は、係る問題点に鑑みてなされたものであって、
その目的とするところは１機械語あるいはアセンブリ言
語を用いてプログラムを開発する場合においても、容易
にウェイト処理をプログラムすることができ、またウェ
イト処理に起因するプログラムサイズの増大を抑制する
ことができるコンピュータを提供することにある。

（課題を解決するための手段） 本発明のコンピュータは、命令を記憶する第１の記憶手
段、該第１の記憶手段内の実行すべき命令を指定するプ
ログラムカウンタ、ウェイト時間を表すデータが設定さ
れる第２の記憶手段、該第１の記憶手段内の所定の命令
が実行された場合に該第２の記憶手段内のデータに基づ
いて該ウェイト時間が経過するまで該プログラムカウン
タを停止させるウェイト処理制御手段を備えており、そ
のことにより上記目的が達成される。

（作用） 本発明のコンピュータにおいては、第２の記憶手段にウ
ェイト時間を表すデータを設定した後。

所定の命令を実行してウェイト処理制御手段を動作させ
ることにより、該ウェイト時間が経過するまでプログラ
ムカウンタが停止する。プログラムカウンタが停止して
いる間９次の命令は実行されず、ウェイト処理が実現さ
れる。

（実施例） 以下に本発明を実施例について説明する。

第１図に本発明の一実施例であるマイクロコンピュータ
の概略ブロック図を示す。本実施例ではＲＯＭ２にプロ
グラムが格納されている。プログラムカウンタｌはＲＯ
Ｍ２のアドレスを保持している。

プログラムカウンタ１に保持されているアドレスに格納
されている命令がインストラクションデコーダ３により
解・読されると、その解読結果に基づいて、−船釣構成
要素６によって命令が実行される。データバス１０は、
記憶領域４．レジスタ５及び−船釣構成要素６等の各要
素間でのデータの授受に用いられる。記憶領域４はＲＡ
Ｍやレジスタ等からなる。−船釣構成要素６はＡＬＵ、
　　タイマ、フラグ等の一般的なマイクロコンピュータ
の構成要素を含んでいる。

記憶領域４のＲＡＭには予めウェイト時間がカウントパ
ルス数という形で表されたデータが予め格納されている
。レジスタ５には、　ＲＯＭ２に格納されているロード
命令によって記憶領域４のＲＡＭ内の上記ウェイト時間
を表すデータがロードされる。

ウェイト処理制御要素７は、　ＲＯＭ２に格納されてい
るウェイト命令が実行されると、レジスタ５に格納され
ているデータに対して、所定時間毎に発生するカウント
パルスが入力される度に所定数ｆＭする処理を施し、レ
ジスタ５に格納されたデータが基準値（例えば０）に達
するまでプログラムカウンタ１を停止させる。

第２図にウェイト処理制御要素７の一例のブロック図を
示す。この例では、上記基準値はＯとする。ウェイト処
理制御要素７は減算部７１と判断部７２とを備えている
。ウェイト処理制御要素７は。

ＲＯＭ２に格納されているウェイト命令が実行されると
、まず判断部７２からプログラムカウンタ１へ停止信号
を送出する。次に、減算部７１は、カウントパルスが入
力される毎にレジスタ５に格納されているデータを読み
出し、読み出されたデータから１を減する。減算結果は
レジスタ５と判断部７２とに送られる。レジスタ５にお
いては減算結果が送られてくる毎に格納データが更新さ
れる。判断部７２は減算結果を基準値である０と比較し
、減算結果が０に一致しない場合にはプログラムカウン
タ１を停止させ続ける。カウントパルスとしては。

システムクロックやシステムクロックを分周したものを
用いることができる。また、システムクロックとは独立
にカウントパルス発生手段を設けてもよい。

本実施例において、カウントパルス５個分のウェイト処
理を行う場合は１次のような動作となる。

記憶領域４のＲＡＭのアドレスＮにはウェイト時間を表
すデータである数値「５」が予め格納されている。また
、　ＲＯＭ２には、第３図に示すように。

レジスタ５に対するロード命令３１及びウェイト命令３
２が格納されている。プログラムカウンタ１の指示によ
り、　ＲＯＭ２内のロード命令３１がインストラクショ
ンデコーダ３にて解読されると、記憶領域４のＲＡＭの
アドレスＮに格納されている数値「５」がレジスタ５に
ロードされる。尚、ロード命令３１における「四」はレ
ジスタ５の名称である。これにより、レジスタ５に数値
「５」が設定される。

次にウェイト命令３２が解読されるとウェイト処理制御
要素７が動作し、プログラムカウンタ１の動作が停止さ
せられる。すなわちウェイト状態に入る。カウントパル
スがウェイト処理制御要素７に入力されると、レジスタ
５の内容が１だけ減算されて４になる。この時もプログ
ラムカウンタ１の動作は停止し続ける。この状態は、カ
ウントパルスに従って減算が繰り返し行われ、減算の結
果が０になるまで続く。すなわち、カウントパルス５個
分に相当する時間にわたるウェイト処理が実行される。

減算結果が０になると、プログラムカウンタ１の動作が
再開され、その内容が、ウェイト命令３２の次の命令の
アドレスに進む。

上記実施例では、レジスタ５に対するロード命令とウェ
イト処理を行うウェイト命令とが別個に設けられている
が、ウェイト命令にウェイト時間を表すオペランドを設
けることにより、ウェイト命令の実行によってレジスタ
５へのオペランドのロードとウェイト処理の実行とが連
続して行われるようにしてもよい。また、レジスタ５の
内容が０でプログラムカウンタ１が動作する。即ち基準
値として０が選ばれているが、他の値を基準値としても
よく、更にレジスタ５の内容に対しては減算に限らず、
加算や他の演算を行うようにすることも可能である。ま
た２本発明はマイクロコンピュータのみならず、一般の
コンピュータにも適用可能である。

（発明の効果） 本発明のコンピュータは、このようにハードウェアとし
てのウェイト処理制御手段を備えており。

ウェイト処理はこの手段を動作させることによって行わ
れる。従って機械語やアセンブリ言語を使用する場合で
あっても僅かなステップ数でウェイト処理をプログラム
することができる。また、ウェイト処理に伴うプログラ
ムサイズの増大をわずかなものにすることができるため
、記憶手段の利用効率が高められる。

パ　の″　なｉ゛肌 第１図は本発明の一実施例であるマイクロコンピュータ
の概略ブロック図、第２図は第１図のマイクロコンピュ
ータにおけるウェイト処理制御要素の構成の一例を示す
ブロック図、第３図は第１図のマイクロコンピュータに
おいてウェイト処理を行うためのプログラムステップの
一例を示す図。

第４図は従来のコンピュータにおけるウェイト処理手順
を示すフローチャートである。

１・・・プログラムカウンタ、２・・・ＲＯＭ　（第１
の記憶手段）、５・・・レジスタ（第２の記憶手段）、
７・・・ウェイト処理制御要素。

以上

Claims (1)

1. 【特許請求の範囲】 １、命令を記憶する第１の記憶手段、 該第１の記憶手段内の実行すべき命令を指定するプログ
   ラムカウンタ、 ウェイト時間を表すデータが設定される第２の記憶手段
   、 該第１の記憶手段内の所定の命令が実行された場合に該
   第２の記憶手段内のデータに基づいて該ウェイト時間が
   経過するまで該プログラムカウンタを停止させるウェイ
   ト処理制御手段 を備えたコンピュータ。