JPH02191046A - プログラムの追跡方式 - Google Patents
プログラムの追跡方式Info
- Publication number
- JPH02191046A JPH02191046A JP1012465A JP1246589A JPH02191046A JP H02191046 A JPH02191046 A JP H02191046A JP 1012465 A JP1012465 A JP 1012465A JP 1246589 A JP1246589 A JP 1246589A JP H02191046 A JPH02191046 A JP H02191046A
- Authority
- JP
- Japan
- Prior art keywords
- program
- instruction
- machine language
- address
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、利用者プログラムのデバッグを支援するプロ
グラムの追跡方式に関し、特に高速処理可能なプログラ
ムの追跡方式に関する。
グラムの追跡方式に関し、特に高速処理可能なプログラ
ムの追跡方式に関する。
（従来の技術）
従来、この種のプログラムの追跡方式は、メモリに記憶
されている機械語プログラムを１命令実行毎に、ソフト
ウェアあるいはハードウェア手段によってデバッガに割
り込みをかけることによってプログラム追跡を行うとい
った方式が採用されている。
されている機械語プログラムを１命令実行毎に、ソフト
ウェアあるいはハードウェア手段によってデバッガに割
り込みをかけることによってプログラム追跡を行うとい
った方式が採用されている。
（発明が解決しようとする課題）
上述した従来のプログラムの追跡方式は、メモリに記憶
されている機械語１命令実行毎に、ソフトウェアあるい
はハードウェア手段によってデバッガに割り込み、プロ
グラムの追跡を行う方式であるため、１命令実行毎に分
岐したか否かを判別する必要があり、割り込みが１命令
実行毎に発生するため処理速度が遅いといった欠点があ
る。
されている機械語１命令実行毎に、ソフトウェアあるい
はハードウェア手段によってデバッガに割り込み、プロ
グラムの追跡を行う方式であるため、１命令実行毎に分
岐したか否かを判別する必要があり、割り込みが１命令
実行毎に発生するため処理速度が遅いといった欠点があ
る。
（課題を解決するための手段）
本発明によるプログラム追跡方式は、翻訳プログラムに
は、利用者の記述したソースプログラムの各行が、生成
された機械語プログラムでは、どのアドレスに対応する
かといった行情報を出力する手段を備え、デバッガには
、メモリに記憶されている機械語プログラムをデコード
する手段と、デコードした機械語プログラムが分岐命令
であるか否かを判別する手段と、デコードした機械語プ
ログラムの命令語長を知る手段と、プログラムか停止し
た時点で、次に実行されるべきアドレスを知る手段と、
アドレスと、行情報から現在、ソースプログラム上、何
行目を実行しているかを知る手段とを備えて成る。
は、利用者の記述したソースプログラムの各行が、生成
された機械語プログラムでは、どのアドレスに対応する
かといった行情報を出力する手段を備え、デバッガには
、メモリに記憶されている機械語プログラムをデコード
する手段と、デコードした機械語プログラムが分岐命令
であるか否かを判別する手段と、デコードした機械語プ
ログラムの命令語長を知る手段と、プログラムか停止し
た時点で、次に実行されるべきアドレスを知る手段と、
アドレスと、行情報から現在、ソースプログラム上、何
行目を実行しているかを知る手段とを備えて成る。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は本発明によるプログラム追跡方式の一実施例を
示す構成、機能ブロック図である。
示す構成、機能ブロック図である。
翻訳プログラム２は、ソースプログラム１を入力とし、
ソースプログラム１の翻訳を行い、目的プログラムを生
成すると同時に、行情報出力手段３によって、行情報４
が生成される。行情報４には、翻訳プログラム２が生成
したオブジェクトと、ソースプログラム１の各行との対
応づけを行う情報が格納される。行情報４は、さらに結
合編集プログラム５によって行情報群６となる。
ソースプログラム１の翻訳を行い、目的プログラムを生
成すると同時に、行情報出力手段３によって、行情報４
が生成される。行情報４には、翻訳プログラム２が生成
したオブジェクトと、ソースプログラム１の各行との対
応づけを行う情報が格納される。行情報４は、さらに結
合編集プログラム５によって行情報群６となる。
行情報群６は、行情報４を、結合編集プログラム５が生
成するロードモジュールに対応するようアドレスを変更
し、生成されるものである。
成するロードモジュールに対応するようアドレスを変更
し、生成されるものである。
デバッガ９か、会話型のデバッグを支援する場合には、
自らが情報処理装置７にロードされ、続いて、機械語プ
ログラム８、すなわちロードモジュールを情報処理装置
７にロードする。そこで、デバッガ９は、機械語プログ
ラム８の実行を監視し、デバッグ作業を支援する。
自らが情報処理装置７にロードされ、続いて、機械語プ
ログラム８、すなわちロードモジュールを情報処理装置
７にロードする。そこで、デバッガ９は、機械語プログ
ラム８の実行を監視し、デバッグ作業を支援する。
さて、デバッガ９は、機械語プログラムをデコードする
手段１０によって、機械語プログラム８の命令レジスタ
の示す命令をデコードし、さらに、デコードした機械語
プログラムが分岐命令であるか否かを判別手段１１によ
って判別する。判別の結果分岐命令の場合、メモリに記
憶されている機械語プログラムを変更する手段によって
、当該命令をデバッガ９への割り込み命令に書き換えた
後、機械語プログラム８を実行させる。その割り込み命
令まで実行すると、機械語プログラム８は停止し、デバ
ッガ９に対し割り込みを発生させるにこで、デバッガ９
は、次に実行される。べきアドレスを手段１４によって
知る。続いて、このアドレスから、アドレスと行情報か
ら現在ソースプログラム上何行目を実行している１かを
知る手段１５によって、ソースプログラム上の実行中性
を知る。
手段１０によって、機械語プログラム８の命令レジスタ
の示す命令をデコードし、さらに、デコードした機械語
プログラムが分岐命令であるか否かを判別手段１１によ
って判別する。判別の結果分岐命令の場合、メモリに記
憶されている機械語プログラムを変更する手段によって
、当該命令をデバッガ９への割り込み命令に書き換えた
後、機械語プログラム８を実行させる。その割り込み命
令まで実行すると、機械語プログラム８は停止し、デバ
ッガ９に対し割り込みを発生させるにこで、デバッガ９
は、次に実行される。べきアドレスを手段１４によって
知る。続いて、このアドレスから、アドレスと行情報か
ら現在ソースプログラム上何行目を実行している１かを
知る手段１５によって、ソースプログラム上の実行中性
を知る。
一方、分岐命令でない場合には、デコードした機械語プ
ログラムの命令語長を知る手段１２によって、デコード
した命令の命令語長を求め、その値を、デコードした命
令の格納されるアドレスに加算し、その結果から、アド
レスと行情報から現在ソースプログラム上何行目を実行
しているかを知る手段１５によって、実行中性を知る。
ログラムの命令語長を知る手段１２によって、デコード
した命令の命令語長を求め、その値を、デコードした命
令の格納されるアドレスに加算し、その結果から、アド
レスと行情報から現在ソースプログラム上何行目を実行
しているかを知る手段１５によって、実行中性を知る。
その後、続けてデコードを行う。この場合、実際のプロ
グラムの実行は行わず、分岐命令が発見されてから、続
けて、この部分のプログラムの実行を行う。
グラムの実行は行わず、分岐命令が発見されてから、続
けて、この部分のプログラムの実行を行う。
（発明の効果）
以上説明したように本発明は、翻訳プログラム中には行
情報出力手段を設け、デバッガには、機械語プログラム
をデコードする手段と、デコードした機械語プログラム
が分岐命令であるか否かを判別する手段と、デコードし
た機械語プログラムの命令語長を知る手段と、メモリに
記憶されている機械語プログラムを変更する手段と、次
に実行されるべきアドレスを知る手段と、アドレスと行
情報から現在ソースプログラム上何行目を実行している
かを知る手段とを設けることにより、１命令実行毎では
なく、−分岐命令毎に分岐を判別すればよく、また分岐
命令が存在した時だけ割り込みが発生するため、処理速
度が早いといった効果がある。
情報出力手段を設け、デバッガには、機械語プログラム
をデコードする手段と、デコードした機械語プログラム
が分岐命令であるか否かを判別する手段と、デコードし
た機械語プログラムの命令語長を知る手段と、メモリに
記憶されている機械語プログラムを変更する手段と、次
に実行されるべきアドレスを知る手段と、アドレスと行
情報から現在ソースプログラム上何行目を実行している
かを知る手段とを設けることにより、１命令実行毎では
なく、−分岐命令毎に分岐を判別すればよく、また分岐
命令が存在した時だけ割り込みが発生するため、処理速
度が早いといった効果がある。
【図面の簡単な説明】
第１図は本発明によるプログラム追跡方式の一実施例の
機能ブロック図である。 １・・・ソースプログラム、２・・・翻訳プログラム、
３・・・行情報出力手段、４・・・行情報、５・・・結
合編集プログラム、６・・・行情報群、７・・・情報処
理装置、８・・・機械語プログラム、９・・・デバッガ
、１０・・・機械語プログラムをデコードする手段、１
１・・・デコードした機械語プログラムか分岐命令であ
るか否かを判別する手段、１２・・・デコードした機械
語プログラムの命令語長を知る手段、１３・・・メモリ
に記憶されている機械語プログラムを変更する手段、１
４・・・次に実行されるべきアドレスを知る手段、１５
・・・アドレスと行情報から現在ソースグロダラム上何
行目を実行しているかを知る手段。
機能ブロック図である。 １・・・ソースプログラム、２・・・翻訳プログラム、
３・・・行情報出力手段、４・・・行情報、５・・・結
合編集プログラム、６・・・行情報群、７・・・情報処
理装置、８・・・機械語プログラム、９・・・デバッガ
、１０・・・機械語プログラムをデコードする手段、１
１・・・デコードした機械語プログラムか分岐命令であ
るか否かを判別する手段、１２・・・デコードした機械
語プログラムの命令語長を知る手段、１３・・・メモリ
に記憶されている機械語プログラムを変更する手段、１
４・・・次に実行されるべきアドレスを知る手段、１５
・・・アドレスと行情報から現在ソースグロダラム上何
行目を実行しているかを知る手段。
Claims (1)
- 翻訳プログラムには、利用者の記述したソースプログラ
ムの各行が、生成された機械語プログラムでは、どのア
ドレスに対応するかといった行情報を出力する手段を備
え、デバッガには、メモリに記憶されている機械語プロ
グラムをデコードする手段と、デコードした機械語プロ
グラムが分岐命令であるか否かを判別する手段と、デコ
ードした機械語プログラムの命令語長を知る手段と、プ
ログラムが停止した時点で、次に実行されるべきアドレ
スを知る手段と、アドレスと、行情報から現在、ソース
プログラム上、何行目を実行しているかを知る手段とを
備えて成ることを特徴とするプログラムの追跡方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012465A JPH02191046A (ja) | 1989-01-20 | 1989-01-20 | プログラムの追跡方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012465A JPH02191046A (ja) | 1989-01-20 | 1989-01-20 | プログラムの追跡方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02191046A true JPH02191046A (ja) | 1990-07-26 |
Family
ID=11806113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1012465A Pending JPH02191046A (ja) | 1989-01-20 | 1989-01-20 | プログラムの追跡方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02191046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04289923A (ja) * | 1991-03-19 | 1992-10-14 | Nec Corp | プログラム変換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205740A (ja) * | 1987-02-20 | 1988-08-25 | Fujitsu Ltd | プログラム実行トレ−ス処理方式 |
-
1989
- 1989-01-20 JP JP1012465A patent/JPH02191046A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205740A (ja) * | 1987-02-20 | 1988-08-25 | Fujitsu Ltd | プログラム実行トレ−ス処理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04289923A (ja) * | 1991-03-19 | 1992-10-14 | Nec Corp | プログラム変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6681280B1 (en) | Interrupt control apparatus and method separately holding respective operation information of a processor preceding a normal or a break interrupt | |
| KR970005021A (ko) | 2개의 명령을 동시에 실행할 수 있는 데이타프로세서 | |
| JPH02191046A (ja) | プログラムの追跡方式 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JP3892873B2 (ja) | プログラマブルコントローラ | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JP2653411B2 (ja) | ブレークポイント設定方法 | |
| JPS63205740A (ja) | プログラム実行トレ−ス処理方式 | |
| JPH04287231A (ja) | マイクロプロセッサ | |
| JP2000250779A (ja) | プログラマブルコントローラ | |
| JPH05108404A (ja) | デバツガシステム | |
| KR0175469B1 (ko) | 칠프로그램 변수의 가시성 제어방법 | |
| JPH0353322A (ja) | 情報処理装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH02242443A (ja) | 情報処理装置のデバッグ機構 | |
| JPH0573356A (ja) | デバツグ支援方法 | |
| JPS63163543A (ja) | 情報処理装置 | |
| JPH06242942A (ja) | ソースコードレベルデバッグ装置 | |
| JPH02161538A (ja) | 情報処理装置のデバッグ機構 | |
| JPH04264624A (ja) | プロセッサ | |
| JPH02234227A (ja) | ミスアライメント処理方式 | |
| JPH0353348A (ja) | マイクロプログラムのデバッグ方式 | |
| JPH05100897A (ja) | 命令トレース方式 |