JPS63123095A - 楽音信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、電子楽器、ゲーム機器等に利用される楽音
信号発生装置に係り、特に時間経過に従って波形が徐々
に変化する楽音信号を発生する楽音信号発生装置に関す
る。

（従来技術） 従来、この種の装置は、例えば特開昭６１−１０７２９
８号公報に示されるように、異なる楽音波形を表す楽音
波形データを時間経過に従って順次切換え出力する楽音
波形データ発生手段と、楽音波形データを記憶する記憶
手段、及び楽音波形データ発生手段からの楽音波形デー
タと前記記憶手段に記憶されている楽音波形データとの
差に応じて前記記憶手段に記憶されている楽音波形デー
タを徐々に変更修正する修正手段からなり、楽音波形デ
ータ発生手段からの楽音波形データを補間して出力する
補間手段とを備え、補間手段から出力される楽音波形デ
ータに応じた楽音信号を発生することにより、時間経過
に従って波形が徐々に変化する楽音信号を発生ずるよう
にしている。

（発明が解決しようとする問題点） しかるに、上記従来の装置にあっては、楽音波形データ
発生手段及び補間手段からなる楽音発生系列が１系列し
かないので、複数の楽器が同時に発音しているようなア
ンサンプル効果を得ることはできなかった。また、この
種の装置において、前記アンサンプル効果を得るために
は、前記楽音波形データ発生手段及び補間手段からなる
楽音発生系列を複数設けるようにずればよいが、このよ
うにすると、楽音信号発生装置が複雑になって同装置の
製造コストが高くなるという問題がある。

この発明は上記問題点に鑑み案出されたもので、その目
的とするところは、時間経過に従って波形が徐々に変化
する楽音信号を発生ずる楽音信号光生装置において、低
コストにてアンサンプル効果を実現できる楽音信号発生
装置を提供することにある。

（問題点を解決するための手段） 上記問題を解決してこの発明の目的を達成するために、
第１の発明の構成上の特徴は、異なる楽音波形を表す楽
音波形データを時間経過に従って順次切換え出力する楽
音波形データ発生手段と、前記楽音波形データ発生手段
から出力された楽音波形データを分配出力する分配出力
手段と、楽音波形データを記憶する第１記憶手段、及び
前記分配出力手段からの楽音波形データと前記第１記憶
手段に記憶されている楽音波形データとの差に応じて前
記第１記憶手段に記憶されている楽音波形データを徐々
に変更修正する第１修正手段からなり、前記分配出力手
段からの楽音波形データを補間して出力する第１補間手
段と、楽音波形データを記憶する第２記憶手段、及び前
記分配出力手段からの楽音波形データと前記第２記憶手
段に記憶されている楽音波形データとの差に応じて前記
第２記憶手段に記憶されている楽音波形データを徐々に
変更修正する第２修正手段からなり、前記分配出力手段
からの楽音波形データを補間して出力する第２補間手段
と、前記第１及び第２補間手段からの各楽音波形データ
に対応した楽音信号を出力する出力手段とにより、楽音
信号発生装置を構成したことにある。

また、第２の発明の構成」二の特徴は、第１及び第２ク
ロック信号を発生ずる第１及び第２クロック信号発生手
段と、異なる楽音波形を表す楽音波形データを時間経過
に従って順次切換え出力する楽音波形データ発生手段と
、前記楽音波形データ発生手段から出力された楽音波形
データを分配出力する分配出力手段と、楽音波形データ
を前記第１クロック信号に同期して読出し記憶する第１
記憶手段、及び前記分配出力手段からの楽音波形データ
と前記第１記憶手段から読出された楽音波形データとの
差に応じて前記第１記憶手段に記憶されている楽音波形
データを徐々に変更修正する第１修正手段からなり、前
記分配出力手段からの楽音波形データを補間して出力す
る第１補間手段と、楽音波形データを前記第２クロック
信号に同期して読出し記憶する第２記憶手段、及び前記
分配出力手段かちの楽音波形データと前記第２記憶手段
から読出された楽音波形データとの差に応じて前記第２
記憶手段に記憶されている楽音波形データを徐々に変更
修正する第２修正手段がらなり、前記分配出力手段から
の楽音波形データを補間して出力する第２補間手段と、
前記楽音波形データ発生手段にて順次切換え出力される
時間間隔より短い間隔で第１状態及び第２状態に切換わ
り、該第１状態にて楽音波形データを前記第１クロック
信号に同期して出力するように前記楽音波形データ発生
手段を制御しかつ前記楽音波形データ発生手段からの楽
音波形データを前記第１補間手段へ分配出力するように
前記分配出力手段を制御するとともに、該第２状態にて
楽音波形データを前記第２クロック信号に同期して出力
するように前記楽音波形データ発生手段を制御しがっ前
記楽音波形データ発生手段からの楽音波形データを前記
第２補間手段へ分配出力するように前記分配出力手段を
制御する制御手段と、前記第１及び第２補間手段からの
各楽音波形データに対応した楽音信号を出力する出力手
段とにより、楽音信号発生装置を構成したことにある。

（発明の作用） 」１記のように構成した第１の発明においては、分配出
力手段が楽音波形データ発生手段から時間経過にしたが
って順次切換え出力される楽音波形データを第１−及び
第２補間手段に分配出力し、第１及び第２補間手段が各
々供給される楽音波形データを各々独立して設定された
補間特性に従って補間することによって楽音波形データ
の変化を滑らかにして、出力手段がこれらの補間された
各楽音波形データに対応した楽音信号を各々出力するの
で、一種類の楽音波形データに基づき複数の楽音信号が
得られることになる。その結果、複数の楽音の同時発音
によるアンサンプル効果が実現される。

また、第２の発明においても、」二部第１の発明と同様
に分配出力手段の作用により、楽音波形データ発生手段
からの楽音波形データは第１及び第２補間手段に分配さ
れるが、この場合には、制御手段が第１状態にて楽音波
形データ発生手段からの楽音波形データを第１補間手段
へ分配出力するように分配出力手段を制御すると同時に
、楽音波形データ発生手段を制御して楽音波形データを
第１クロック信号に同期して出力するようにし、第２状
態にて楽音波形データ発生手段からの楽音波形データを
第２補間手段へ分配出力するように分配出力手段を制御
すると同時に、楽音波形データ発生手段を制御して楽音
波形データを第２クロック信号に同期して出力するよう
にする。一方、第１補間手段は第１記憶手段の読出し記
憶動作により楽音波形データを第１クロック信号に同期
して補間しかつ出力し、第２補間手段は第２記憶手段の
読出し記憶動作により楽音波形データを第２クロック信
号に同期して補間しかつ出力するので、第１及び第２補
間手段から各々出力される楽音波形データに対応した楽
音信号のピッチが第１及び−１０＝ 第２クロック信号に応じて独立に制御されるようになる
。これにより、一種類の楽音波形データに基づき、複数
の独立したピッチを有する楽音信号が得られることにな
る。その結果、ピッチ独立の複数の楽音によるアンサン
プル効果が実現される。

（発明の効果） 」−記作用説明からも理解されるように、分配手段が楽
音波形データ発生手段からの楽音波形データを第１及び
第２補間手段に分配出力することにより、一つの楽音波
形データ発生手段を利用するのみでアンサンプル効果を
実現でき、楽音波形が時間経過に従って徐々に変化する
楽音信号を発生ずる楽音信号発生装置において、低コス
トにてアンサンプル効果を実現できる。

（実施例） 以下、この発明の一実施例を図面を用いて説明すると、
第１図はこの発明に係る楽音信号発生装置の適用された
電子楽器をブロック図にて示している。

この電子楽器は鍵スィッチ回路１１及び音色選択スイッ
チ回路１２を有する。鍵スィッチ回路１］は鍵盤の各鍵
に各々対応した複数の鍵スィッチにより構成されており
、同スイッチは各鍵の押雛鍵に応じて各々開閉成する。

鍵スィッチ回路１１には押鍵検出回路１３が接続されて
おり、同検出回路１３は鍵スイツチ回路１１内の各鍵ス
ィッチの開閉成を検出することによりｉ％の各鍵の押雛
鍵を検出して、鍵盤にて押されている鍵を表すキーコー
ドＫＣ及び鍵が押されるとハイレベル゛１パ（以下単に
′］”という）となり、かつ鍵が離されるとローレベル
“’Ｏ”（以下単に“′０″という）となるキーオン信
号ＫＯＮを出力する。音色選択スイッチ回路］２は電子
楽器の前面パネル上に設けられた音色選択操作子群の各
操作子に各々対応した複数の音色選択スイッチにより構
成されており、同スイッチ回路１２は音色選択操作子群
により選択された音色を表す音色選択信号′「ｓ　ｗを
出力する。

これらの音色選択スイッチ回路１２及び押鍵検出回路１
３には波形データ読出し制御回路２０が接続されている
。波形データ読出し制御回路２０は波形メモリ３］に記
憶されている波形データの読出しアドレスを指定する第
１及び第２アドレス信号ＡＤＩ、ＡＤ２を出力すると同
時に、読出された波形データの分配チャンネルを制御す
る第１乃至第３チヤンネル信号Ｃｈｌ、Ｃｈ２．Ｃｈ３
を出力するもので、第２図に詳細に示されるように、第
１アドレス信号形成回路２１、第２アドレス信号形成回
路２２、第３アドレス信号形成回路２３及びチャンネル
信号形成回路２４を有する。

第１アドレス信号形成回＃Ｉ２１は周波数が可変設定さ
れる第１クロック信号φ０１を発生ずるクロック信号発
生器２　］、　ａを有する。クロック信号発生器２１．
　ａにはノーＩ・クロック分周器２１ｂが接続されてお
り、同分周器２１ｂは、キーコードＫＣにより決定され
る分周比に応じて第１クロック信号φ。１を分周して、
押された鍵の音高周波数の約ｍ（ｍは一周期分の楽音波
形のサンプリンク°データ数に等しい）倍の周波数を有
する第１ノー１−＝１３− クロック信号φ。１を出力する。この第１ノー１へクロ
ック信号φ、、１はカウンタ２１ｃに入力され、同カウ
ンタ２１ｃは第１ノートクロック信号φｎｌをカウント
することにより、「０」〜「ｍ−１」に渡り繰返し変化
するカラン１へ値をアドレス信号ＡＤ１１として出力す
る。このカウンタ２１ｃのリセット端子Ｒ５には、微分
回路２５によりキーオン信号ＫＯＮを立上がり微分した
キーオンパルス信号ＫＯＮＰが供給されており、同カウ
ンタ２　］、　ｃはこのキーオンパルス信号ＫＯＮＰの
到来に応じて押鍵時にリセットされるようになっている
。

また、カウンタ２　］、　ｃのカウンＩ〜値がｒｍ−１
コから「０」に変化する毎に同カウンタ２１ｃがら発生
される第１キヤリイ信号ＣＡＬはカウンタ２］ｄに入力
されており、同カウンタ２１ｄはこの第１キヤリイ信号
ＣＡＬをカウントすることによりアドレス信号ＡＤ、□
の周期（発生楽音の１周期）毎に「１」ずつ増加するカ
ランＩ・値を出力する。

このカウンタ２１ｄのリセッ）へ端子Ｒにはオア回路Ｏ
Ｒ，、を介してキーオンパルス信号ＫＯＮＰ及び後述す
る比較器２１　ｅからの一致信号ＥＱが供給されており
、同カウンタ２１ｄはキーオンパルス信号ＫＯＮＰ又は
一致信号ＥＱの到来に応じて押鍵時又は比較器２１ｅか
らの一致信号ＥＱの発生時にリセットされるようになっ
ている。カウンタ２１ｄから出力されるカウント値は比
較器２］ｅの一方の入力に供給され、同比較器２１ｅの
他方の入力には繰返し回数メモリ２　］、　ｆから繰返
し回数値が供給されている。繰返し回数メモリ２１ｆは
波形メモリ３］に記憶されている同一波形を繰返し出力
する回数値を各波形毎に記憶するもので、音色選択スイ
ッチ回路１２からの音色選択信号ＴＳＷ及びカウンタ２
１ｇからのカウンｌ〜値（アドレス信号ＡＤ、。）に応
じて前記繰返し回数値を出力する。これにより、比較器
２１゜ｅは、カウンタ２　］、　ｄからのカラン）〜値
が繰返し回数メモリ２１ｆからの繰返し回数値に一致し
た時点で、−致信号ＥＱを出力してカウンタ２　］、　
ｄをオア回路ＯＲ，、を介してリセッＩ−すると同時に
、同一致信号ＥＱをアンド回路Ａ　Ｎ　Ｄ　＋　１の一
方の入力を介してカウンタ２１ｇに供給するようになっ
ている。

カウンタ２１ｇはこの供給された一致信号ＥＱをカラン
１〜して「１」ずつ増加するカウント値をアドレス信号
Ａ　Ｄ　＋　２として出力する。アンド回路ＡＮＤＩ□
の他方の入力には、アドレス信号ＡＤ＋２の全ビットが
パ１“′になったことを検知するナンド回路ＮＡＮＤＩ
＋の出力が供給されており、アドレス信号ＡＤ、□の全
ピッ１−が”１”（この実施例ではカウンタ２　］、　
ｇのカラン１〜イ直が「７」）になったとき、一致信号
ＥＱがアンド回路Ａ　Ｎ　Ｄ　１□を介してカウンタ２
１．　ｇに供給されないようになっている。これにより
、カウンタ２１１ｇは一致信号ＥＱの到来に応じてその
カラン１−値を「１」ずつ増加させて、例えばｒＱＪ〜
「７」に変化するアドレス信号ＡＤ、□を出力する。ま
たカウンタ２　］、　ｇのりセッＩ〜端子Ｒにはキーオ
ンパルス信号ＫＯＮＰが供給されており、同カウンタ２
１ｇは押鍵時にリセッｌ−されるようになっている。

第２アドレス信号形成回路２２はクロック信号発生器２
２ａ、ノートクロック分周器２２ｂ、カウンタ２２ｃ、
２２ｄ、２２ｇ、比較器２２ｅ、繰返し回数メモリ２２
ｆ、オア回路○Ｒ２１、アンド回路ＡＮＤ２□及びナン
ド回路ＮＡＮＤ２１により、第１アドレス信号形成回路
２１と同様に構成されている。なお、この場合、ノーＩ
・クロック分周器２２ｂは第２クロック信号φｏ２を分
周して第２ノー１〜クロック信号φｎ２を出力し、カウ
ンタ２２ｃはアドレス信号ＡＤ２１を出力するとともに
第２キヤリイ信号ＣＡ２を出力し、カウンタ２２ｇはア
ドレス信号ＡＤ２２を出力する。

第３アドレス信号形成回路２３はクロック信号発生器２
３ａ、ノー１〜クロック分周器２３ｂ、カウンタ２３ｃ
、２３ｄ、２３ｇ、比較器２３ｅ、繰返し回数メモリ２
３ｆ、オア回路ＯＲ，、、アンド回路ＡＮＤ３１及びナ
ンド回路ＮＡＮＤ、、により、第１アドレス信号形成回
路２］と同様に構成されている。なお、この場合、ノー
トクロック分周器２３ｂは第３クロック信号φ。、を分
周して第３ノートクロック信号φ１．３を出力し、カウ
ンタ２３ｃはアドレス信号Ａ　Ｄ　３１を出力するとと
もに第３キヤリイ信号ＣＡ３を出力し、カウンタ２３ｇ
はアドレス信号Ａ　Ｄ　３２を出力する。

チャンネル信号形成回路２４は第１乃至第３アドレス信
号形成回路２］、、２２．２３に各々対応したＲ−８型
フリップフロップ回路２４ａ、２４ｂ、２４．ｃ及び１
ピツＩ〜のディレィ回路２４ｄ。

２４ｅ、２４ｆを有する。

フリップフロップ回路２４．　ａのセラ１〜端子Ｓには
オア回路０Ｒ４１の出力が接続されており、同回路ＯＲ
４，の一方の入力には微分回路２５がらのキーオンパル
ス信号ＫＯＮＰが供給され、がっ同回路ｏＲ４１の他の
入力にはアンド回路ＡＮＤ４．の出力が接続されている
。このアンド回路ＡＮＤ４．は第１アドレス信号形成回
路２］がらの第１キヤリイ信ＣＡ１、フリップフロップ
回路２４ａの出力端子Ｑからの信号（第１チヤンネル信
号Ｃｈ　］、　）をディレィ回路２４ｄにより１ビット
遅延しがつインバータＩ　Ｎ　Ｖ　４Ｈにより反転した
信号、及びシフ１〜レジスタ２４ｇの第１ステージから
の信号を入力して、該入力した信号の全てが′１′のと
きパ１°′を表す信号をオア回路ＯＲ４，に出力する。

シフＩ・レジスタ２４．　ｇは第１乃至第３アドレス信
号形成回路２］、、２２．２３に各々対応しな３ステー
ジを有し、微分回路２５からのキーオンパルス信号ＫＯ
ＮＰによって押鍵時に第１ステージのみに１″が設定さ
れるとともに、微分回路２４ｈからのパルス信号の到来
毎に１′′を表ずデータを繰返し循環シフＩ〜する。微
分回路２４ｈはオア回路ＯＲ４□からの信号を立下がり
微分して、該微分パルス信号をシフ１〜レジスタ２４ｇ
に出力する。なお、このオア回路ＯＲ４□の入力には各
フリップフロップ回路２４ａ、２４ｂ、２４ｃの出力端
子Ｑからの信号（第１乃至第３チヤンネル信号Ｃｈｌ、
Ｃｈ２．Ｃｈ３）が供給されている。−方、フリップフ
ロップ回路２４ａのリセット端子Ｒにはアンド回路Ａ　
Ｎ　Ｄ　４２の出力が接続されている。このアンド回路
ＡＮＤ４゜は第１アドレス信号形成回路２１からの第１
キヤリイ信ＣＡＬ及びフリップフロップ回路２４ａの出
力端子Ｑからの第１チヤンネル信号Ｃｈｌをディレィ回
路２４ｄにより１ピツ１〜遅延した信号を入力して、該
入力した両信号が°゛１１パき“１°°を表ず信号をフ
リップフロップ回路２４ａのリセット端子Ｒに出力する
。これにより、フリップフロップ回路２４．　ａは、押
鍵時、又はシフトレジスタ２４．　ｇの第１ステージの
データが′］“′でありかつ以前同回路２４ａがリセッ
１へされている状態にて、第１キヤリイ信号ＣＡＬが到
来する毎にセラ１〜されて１′′を表す第１チヤンネル
信号Ｃｈ］を出力し、また、同回路２４ａがセラ１〜さ
れている状態にて、第１キヤリイ信号ＣＡＩが到来する
毎にリセットされて０°°を表す第１チヤンネル信号Ｃ
ｈｉを出力する。

フリップフロップ回路２４．　ｂのセラＩ・端子Ｓには
アンド回路Ａ　Ｎ　Ｄ　４３の出力が接続されている。

このアンド回路Ａ　Ｎ　Ｄ　４．は第２アドレス信号形
成回路２２からの第２−１ｉ−ヤリイ信ＣＡ２、フリッ
プフロップ回路２４．　ｂの出力端子Ｑからの第２チヤ
ンネル信号Ｃｈ２をディレィ回路２４ｅにより１ピツＩ
・遅延しかつインバータ■Ｎ■４□により反転した信号
、及びシフトレジスタ２４ｇの第２ステージからの信号
を入力して、該入力した信号の全てが“１°°のときパ
］″′を表す信号をフリップフロップ回路２４ｂのセラ
１〜端子Ｓに出力する。−方、フリップフロップ回路２
４ｂのリセット端子Ｒにはオア回路０Ｒ４３の出力が接
続されており、同回路０Ｒ４３の一方の入力には微分回
路２５からのキーオンパルス信号ＫＯＮＰが供給され、
かつ同回路０Ｒ４３の他方の入力にはアンド回路ＡＮＤ
４４の出力が接続されている。このアンド回路ＡＮＤ４
．は第２アドレス信号形成回路２２からの第２キヤリイ
信ＣＡ２及びフリップフロップ回路２４ｂの出力端子Ｑ
からの第２チヤンネル信号Ｃｈ２をディレィ回路２４．
　ｅにより１ビツト遅延した信号を入力して、該入力し
た両信号が”　］　”のとき”　］　”を表ず信号をオ
ア回路ＯＲ４，に出力する。

これにより、フリップフロップ回路２４−　ｂは、シフ
１〜レジスタ２４ｇの第２ステージのデータがパ１゛で
ありかつ以前同回路２４ｂがリセッ１〜されている状態
にて、第２キヤリイ信号ＣＡ２が到来する毎にセットさ
れて゛１パを表す第２ヂヤンネル信号Ｃｈ２を出力し、
また、押鍵時、又は同回路２４ｂがセットされている状
態にて、第２キヤリイ信号ＣＡ２が到来する毎にリセッ
トされて０“′を表ず第２チヤンネル信号Ｃｈ２を出力
する。

フリップフロップ回路２４ｃのセラ１〜端子Ｓにはアン
ド回路ＡＮＤ４５の出力が接続されている。

このアンド回路ＡＮＤ４５は第３アドレス信号形成回路
２３からの第３キヤリイ信ＣＡ３、フリップフロップ回
路２４．　ｃの出力端子Ｑからの第３チヤンネル信号Ｃ
ｈ３をディレィ回路２４ｆにより１ビツト遅延しかつイ
ンバータ１Ｎ■４３により反転した信号、及びシフトレ
ジスタ２４ｇの第３ステージからの信号を入力して、該
入力した信号の全てが′１′°のとき１”を表す信号を
フリップフロップ回路２４ｃのセット端子Ｓに出力する
。−方、フリップフロップ回路２４ｃのリセッ）・端子
Ｒにはオア回路０Ｒ４４の出力が接続されており、同回
路ＯＲ４４の一方の入力には微分回路２５からのキーオ
ンパルス信号ＫＯＮＰが供給され、かつ同回路ＯＲ４，
，の他方の入力にはアンド回路ＡＮＤ４６の出力が接続
されている。このアンド回路ＡＮＤ４６は第３アドレス
信号形成回路２３からの第３キヤリイ信号ＣＡ３及びフ
リップフロップ回路２４ｃの出力端子Ｑからの第３チヤ
ンネル信号Ｃｈ３をディレィ回路２４．ｆにより１ビツ
ト遅延した信号を入力して、該入力した両信号が１“の
とき１″を表す信号をオア回路ＯＲ，４，に出力する。

これにより、フリップフロップ回路２４ｃは、シフトレ
ジスタ２４ｇの第３ステージのデータがパ１パでありか
つ以前同回路２４．　ｃがリセットされている状態にて
、第３キヤリイ信号ＣＡ３が到来する毎にセラ１〜され
て′°１“を表ず第３ヂヤンネル信号Ｃ１〕３を出力し
、また、押鍵時、又は同回路２４ｃがセットされている
状態にて、第３キヤリイ信号ＣＡ３が到来する毎にリセ
ットされて０“′を表ず第３チヤンネル信号Ｃｈ３を出
力する。

また、波形データ読出し制御回路２０はセレクタ２６を
有する。このセレクタ２６は、その入力端子Ａ、Ｂ、Ｃ
にて第１乃至第３アドレス信号形成回路２］、、２２．
２３からの各アドレス信号ＡＤｌｌ・Ａ　Ｄ　１２・Ａ
Ｄ２１・Ａ　Ｄ　２２・ＡＤ３．・Ａ、　Ｄ　３２を入
力するとともに、その制御入力端子ＳＡ、ＳＢ、ＳＣに
て第１乃至第３チヤンネル信号Ｃｈ　］、　。

Ｃｈ２．Ｃｈ３を各々入力して、第１チヤンネル信号Ｃ
ｈｌが”　］　”であるときアドレス信号ＡＤ１１、Ａ
Ｄ］２を第１及び第２アドレス信号ＡＤＩ。

ＡＤ２として出力し、第２チヤンネル信号Ｃｈ２が１“
であるときア１くレス信号ＡＤ２１．ＡＤ２□を第１及
び第２アドレス信号ＡＤＩ、ＡＤ２として出力し、かつ
第３ヂヤンネル信号Ｃｈ３が１“であるときアドレス信
号ＡＤＩ、ＡＤ３２を第１及び第２アドレス信号ＡＤ］
、、ＡＤ２として出力する。

波形メモリ３１はｎ個の音色に対応しかつ音色選択スイ
ッチ回路］２からの音色選択信号ＴＳＷにより指定され
る波形データメモリ３１−１．３１−２・・・３１−ｎ
を有する。各波形データメモリ３１−１．３１．−２・
・・３１−ｎは各々第２アドレス信号ＡＤ２により指定
される複数のエリア（この実施例では８エリアＥ。、Ｅ
、・・・Ｅ７＞に分割されており、各エリアＥｏ、Ｅ、
　　・・・Ｅ７は楽音の１周期分の波形を表ずｍ個のサ
ンプリングデータからなる波形データを各々記憶してい
る。これらの各波形データは各々異なる波形を示してお
り、各波形は時間経過に従って変化する楽音波形に各々
対応する。

波形メモリ３１には分配回路３２が接続されており、同
分配回路３２は波形データ読出し制御回路２０からの第
１乃至第３チヤンネル信号Ｃｈｌ。

Ｃｈ２．Ｃｈ３に応じて波形メモリ３１からの波形デー
タを分配出力するもので、第１チヤンネル信号Ｃｈｌが
′１“′であれば同回路３２は前記波形データを第１補
間回路４０に出力する。また、第２チヤンネル信号Ｃｈ
２が１゛であれば分配回路３２は前記波形データを第２
補間回路５０に出力し、第３チヤンネル信号Ｃｈ３が１
“であれば同回路３２は前記波形データを第３補間回路
６０に出力する。

第１補間回路４０は減算器４１、乗算器４２、加算器４
３及びシフトレジスタ４４を有する。減算器４１は分配
回路３２から供給される波形データから、シフＩ・レジ
スタ４４の最終ステージから供給される波形データを減
算して、該減算による差データを乗算器４２に出力する
。乗算器４２は前記差データに利得係数ｇを乗算して加
算器４３の一方の入力に供給する。この利得係数ｇは利
得係数メモリ４５からゲート回路４６を介して供給され
るもので、同メモリ４５はｎ個の音色に対応しかつ音色
選択スイッチ回路１２からの音色選択信号ＴＳＷにより
指定される利得係数データメモリ４５−１．４５−２・
・・４５−ｎを有する。

各利得係数データメモリ４５−１．４５−２・・・４５
−ｎは各々複数の利得係数データ（この実施例では８デ
一タｇ１ｏ、　ｇ＋＋・・・ｇｓｔ＞を記憶しており、
各利得係数データは第２アドレス信号ＡＤ２によりアド
レス指定されて読出される。ゲート回路４６は第１チヤ
ンネル信号Ｃｈｌにより制御されるもので、同信号Ｃｈ
ｉが′１′”のとき利得係数メモリ４５から乗算器４２
への利得計数データの供給を許容し、かつ同信号Ｃ１］
１がパ０“のとき前記利得計数データの供給を禁止して
「０」を表すデータを乗算器４２に供給する。一方、加
算器４３の他方の入力にはシフ１〜レジスタ４４の最終
ステージからの波形データが供給されており、同加算器
４３は該波形データと乗算器４２からの入力データとを
加算してシフトレジスタ４４の第１ステージに供給する
。シフ１へレジスタ４４は楽音波形の一周期分の波形デ
ータを構成するｍ個のサンプリングデータに対応したｍ
ステージを有し、各ステージに記憶されているサンプリ
ングデータは第１ノートクロック信号φｎｌにより順次
シフ）〜されるとともに、キーオンパルス信号ＫＯＮＰ
によりリセッＩ〜されるようになっている。

第２補間回路５０は減算器５１、乗算器５２、加算器５
３、シフＩ・レジスタ５４、利得係数メモリ５５及びゲ
ー１へ回路５６により」１記第１補間回路４０と同様に
構成されている。ただし、シフ１へレジスタ５４が第２
ノートクロック信号φｎ２によりシフＩ〜制御される点
、及びグー１〜回路５６が第２チヤンネル信号Ｃ１１２
により導通又は非導通制御される点で、上記第１補間回
路４０とは異なる。

第３補間回路６０は減算器６１、乗算器６２、加算器６
３、シフ１〜レジスタ６４、利得係数メモリ６５及びゲ
ー１へ回路６６により上記第１補間回路４０と同様に構
成されている。ただし、シフ１へレジスタ６４が第３ノ
ートクロック信号φｎ３によりシフト制御される点、及
びゲー１へ回路６６が第３ヂヤンネル信号Ｃｈ３により
導通又は非導通制御される点で、」１記第１補間回路４
０とは異なる。

これらの補間回路４．０，５０．６０には加算器７］が
接続されており、同加算器７］は補間回路４０．５０．
６０の各加算器４３，５３．６３からの波形データを加
算して乗算器７２に供給する。

乗算器７２は加算器７１からの波形データとエンベロー
プ波形データを乗算して出力する。このエンベロープ波
形データはエンベロープ発生器７３から供給されるもの
て、同発生器７３は押鍵検出回路１３からのキーオン信
号ＫＯＮに応じて楽音のエンベロープ波形を表すエンベ
ロープ波形データを形成して出力する。また、このエン
ベロープ波形は音色選択スイッチ回路１２からの音色選
択信号ＴＳＷにより制御され、各楽音の音色に適した形
状に形成される。

乗算器７２にはディジタルアナログ変換器７４が接続さ
れており、同変換器７４は乗算器７２からのディジタル
信号をアナログ信号に変換してザウンドシステム７５に
出力する。ザウンドシステム７５はアンプ、スピーカ等
により構成されており、ディジタルアナログ変換器７４
から供給されるアナログ信号に応じた楽音を発音する。

上記のように構成した実施例の動作を説明する。

鍵盤にていずれかの鍵が押下されて、鍵スイツチ回路１
１内における前記押下鍵に対応した鍵スィッチが閉成す
ると、押鍵検出回路１−３はこの押鍵を検出して、押さ
れた鍵を表すキーコードＫ　Ｃ及びキーオン信号ＫＯＮ
を波形データ読出し制御回路２０に供給する。このキー
コードＫＣの供給により、波形データ読出し制御回路２
０内の各ノー）−クロック分周器２　ｌ　ｂ　、　２２
　ｂ　、　２３　ｂは各々第１乃至第３クロック信号φ
０１．φ０２．φｏ３をキーコードＫＣに応じて分周し
て、押された鍵の音高周波数の約ｍ倍の周波数を有する
第１乃至第３ノートクロック信号φｎｌ＋　φｎ　２　
＋　φｎ３を出力し始める。また、キーオン信号ＫＯＮ
の供給により、微分回路２５がキーオン信号ＫＯＮを立
上り微分してキーオンパルス信号ＫＯＮＰを発生し、こ
のキーオンパルス信号ＫＯＮＰにより、第１乃至第３ア
ドレス信号形成回路２］、、２２．２３内の各カウンタ
２］、ｃ、２１ｄ、２１ｇ、２２ｃ、２２ｃｌ、２２ｇ
、２３ｃ、２３ｄ、２３ｇが各々リセットされるととも
に、チャンネル信号形成回路２４内のフリップフロップ
回路２４ａがセラ１へされ、フリップフロップ回路２４
ｂ、２４ｃがリセットされ、かつシフトレジスタ２４ｇ
の第１ステージのみに′″１°“がセラ１〜される。ま
た、このキーオンパルス信号ＫＯＮＰは第１乃至第３補
間回路４０．５０．６０の各シフ１〜レジスタ４４．５
４゜６４にも供給され、同シフ）〜レジスタ４４，５４
．。

＝３０− ６４が各々リセッＩ〜される。

これらのセラ１〜及びリセット後、カウンタ２］ｃ、２
２ｃ、２３ｃは各々第１乃至第３ノー１ヘクロック信号
φｎ＋＋　φｎ　２　＋　φ。３をカウントして、「０
」〜ｒｍ−１．，１に渡り繰返し変化するアドレス信号
ＡＤＩＩ、　ＡＤ２１１　ＡＤ３１を各々独立して出力
し始める。このとき、第１チヤンネル信号Ｃ１〕１はフ
リップフロップ回路２４．　ａの上記押鍵時のセラ１〜
により１′に設定されている（第３図）ので、セレクタ
２６は第１及び第２アドレス信号ＡＤＩ、ＡＤ２として
カウンタ２１ｃ、２１ｇからのアドレス信号Ａ　Ｄ　１
１．　Ａ　Ｄ　＋２を選択して波形メモリ３１に出力す
る。波形メモリ３］には演奏者によって選択された音色
を表す音色選択信号ＴＳＷが供給され、かつ」１記押鍵
時のリセッｌ−によりｒＱＪに設定されたアドレス信号
ＡＤ、２が第２アドレス信号ＡＤ２として供給されてい
るので、同メモリ３１は選択音色に対応した波形データ
メモリ３ｌ−ｉ（ｉは１〜ｎのいずれかの整数）内の第
１エリアＥ。に記憶されている波形データを第１ノー１
〜クロック信号φ。１に同期して変化するアドレス信号
ＡＤＩ　（ＡＤＩＴ）に従って読み出して分配回路３２
に供給する。分配回路３２は、”　１　”に設定されて
いる第１チヤンネル信号Ｃｈｌに基づき、供給された波
形データを第１補間回路４０の減算器／８１の一方の入
力に供給する。

減算器４１は該波形データからシフトレジスタ４４の最
終ステージからの波形データを減算して、該減算した差
データを乗算器４２に出力する。乗算器４２には、音色
選択信号ＴＳＷにより指定される利得係数メモリ４５内
の利得計数データメモリ４５−ｉ（ｉは１〜ｎのいずれ
かの整数）から、「０」に設定されている第２アドレス
信号ＡＤ２により読出された利得係数データｇ＋ｏが供
給されており、同乗算器４２は前記供給された波形デー
タに利得係数データｇ＋ｏを乗算して加算器４３の一方
の入力に供給する。加算器４３はこの供給されたデータ
とシフＩ・レジスタ４４の最終ステージからの波形デー
タとを加算してシフ）・レジスタ４４の第１ステージに
供給し、同レジスタ４４はこの供給されたデータを第１
ノー１−クロック信号φ。１に゛同期して順次シフ１〜
しながら記憶する。この場合、シフＩ・レジスタ４４に
記憶されている波形データは上記押鍵時のリセットによ
り「０」に設定されているので、同レジスタ４４には波
形メモリ３１からの波形データに利得係数データｇ１゜
を乗算した波形データがシフ）−記憶されることになる
。かかる状態にて、カウンタ２１ｃが「ｍ−１」のカラ
ン１〜を終了して第１キヤリイ信号ＣＡ１をアンド回路
ＡＮＤ４２の一方の入力に供給すると、同回路Ａ　Ｎ　
Ｄ　４２の他方の入力にはディレィ回路２４ｄを介して
以前パ１′”に設定されていた第１チヤンネル信号Ｃｈ
ｉが供給されているので、フリップフロップ回路２４ａ
はアンド回路ＡＮＤ４２の出力信号によってリセッ１〜
されて、第１チヤンネル信号Ｃｈｌ−は１“′から０“
に変化するく第３図参照）。この第１チヤンネル信号Ｃ
ｈｌの′１″から”　ｏ　”への変化により、分配回路
３２を介した波形データが第１補間口路４０に供給され
ることはないが、この時点では、波形メモリ３１からの
楽音の一周期分に相当する波形データの読出しが終了し
ており、シフトレジスタ４４は楽音の一周期分に相当す
る波形データを記憶した状態にある。そして、このシフ
Ｉ〜レジスタ４４に記憶されている波形データは、上記
場合と同様、第１ノートクロック信号φｎ１に同期して
順次シフトされ、同レジスタ４４の最終ステージの波形
データはひきつづき減算器４１及び加算器４３に供給さ
れ続ける。かかる状態では、グー１〜回路４６に供給さ
れる第１ヂヤンネル信号ＣｈｌはＯ°′になっており、
同回路４６は乗算器４２に「０」を表す利得係数データ
ｇを出力するように作用して、乗算器４２が「０」を表
ずデータを加算器４３に出力するので、加算器４３はシ
フトレジスタ４４の最終ステージからの波形データを同
レジスタ４４の第１ステージにそのまま出力する。これ
により、シフＩ〜レジスタ４４は、第１チヤンネル信号
Ｃｈｌが次に“１“になるまで、同一波形データを第１
ノー１ヘクロック信号φｎ１に同期して循環記憶し続け
る。

一方、シフトレジスタ４４の第１ステージに供給される
波形データは加算器７１にも供給され、加算器７１にて
第２及び第３補間回路５０．６０からの波形データと合
算されて乗算器７２に供給される。この合算された波形
データは乗算器ヤ２にてエンベロープ発生器７３から供
給されるエンベロープ波形データと乗算されてディジタ
ルアナログ変換器７４に供給される。このエンベロープ
波形データが乗算された波形データはディジタルアナロ
グ変換器７４にてアナログ信号に変換され、このアナロ
グ信号はサウンドシステム７５に供給されて、同システ
ム７５がこのアナログ信号に対応した楽音を発音する。

また、上述したように第１キヤリイ信号ＣＡＩの発生に
より第１ヂヤンネル信号Ｃ１］１が］゛から゛０パに変
化したときには、微分回１１＠　２４　ｈがオア回路Ｏ
Ｒ４□を介して供給される信号の“１″から０”への立
下がりに応答して微分パルスを発生する。この微分パル
スにより、シフトレジスタ２４ｇは第１ステージに記憶
されている“１′”を表ず上記データを第２ステージに
シフ）〜するので、同レジスタ２４．　ｇの第２ステー
ジからアンド回路ＡＮＤ４３に供給される信号は１″と
なる（第３図参照）。このとき、フリップフロップ回路
２４　ｂはリセット状態にあり第２チヤンネル信号Ｃｈ
　２は０゛であるので、ディレィ回路２４．　ｅ及びイ
ンバータ回路１Ｎ■４□を介してアンド回路ＡＮＤ４３
に供給される信号は１゛′である。かかる状態で、第２
ア１ヘレス信号形成回路２２内のカウンタ２２（、から
第２キヤリイ信号ＣＡ２が供給されると、アンド回路Ａ
　Ｎ　Ｄ　４３はパ］“を表す信号をフリップフロップ
回路２４１〕のセット端子Ｓに出力して同回路２４　ｂ
をセラ１〜状態にする。このフリップフロップ回路２４
．　ｂのリセット状態からセフｌ−状態への変化により
、第２チヤンネル信号Ｃｈ　２は０“から“１パに変化
する（第３図参照）。

これにより、セレクタ２６は第１及び第２アドレス信号
ＡＤＩ、ＡＤ２としてカウンタ２２Ｃ９２２ｇからのア
ドレス信号ＡＤ２．．ＡＤ２□を選択して波形メモリ３
１に出力する。このとき、カウンタ２２ｃは「０」から
カウントを開始しかつカウンタ２２ｇは「０」に設定さ
れたままであるので、同メモリ３１は、」１記場合と同
様、波形データメモリ３１−ｊ内の第１エリアＥｏに記
憶されている波形データを先頭番地から順次読出して分
配回路３２に出力する。ただし、この場合の波形データ
の読出しは第２ノー１〜クロック信号φ、、２に同期し
て行われる。分配回路３２は、′１′′に設定されてい
る第２チヤンネル信号Ｃｈ２に基づき、供給された波形
データを第２補間回路５０に供給する。第２補間口路５
０は、上述の第１補間回路４０の場合と同様に動作し、
波形メモリ３１から第２ノートクロック信号φｎ２に同
期して読出されかつ利得係数データｇ２ｏの乗算された
波形データを同クロック信号φｎ２に同期してシフＩ〜
記憶する。

かかる状態で、カウンタ２２ｃがｒｍ−１，Ｊのカウン
トを終了して第２キヤリイ信号ＣＡ２を出力すると、フ
リップフロップ回路２４ｂは上記場合と同様にリセット
され、第２チヤンネル信号Ｃｈ２は”　］　”から“′
０″に変化する（第３図参照）。この時点で、シフトレ
ジスタ５４は、」１記場合と同様、楽音の一周期分の波
形データを記憶しており、以降この記憶した同一波形デ
ータを第２ノー１ヘクロック信号φｎ２に同期して循環
記憶するとともに加算器７１に出力する。この加算器７
１に供給された波形データは同加算器７１にて第１及び
第３補間回路４０．６０からの波形データと合算され、
」二連したようにエンベロープが付与されてサウンドシ
ステム７５から楽音として発音される。

また、上述したように第２キヤリイ信号ＣＡ２の発生に
より第２ヂヤンネル信号Ｃ１］２が１°゛から°０″に
変化したときには、シフトレジスタ２４、　ｇの第２ス
テージに記憶されている１′′を表ずデータは微分回路
２４ｈの作用により第３ステージにシフトされる（第３
図参照）。これにより、」−記場合と同様、フリップフ
ロップ回路２４Ｃはカウンタ２３ｃからの第３キャリイ
信号ＣＡ３に応じてセット及びリセットされて、カウン
タ２３ｃの「０」〜ｒｍ−ＩＪの一周期の間“１°′と
なる第３チヤンネル信号Ｃｈ　３を発生ずる（第３図参
照）。この第３チヤンネル信号Ｃ１１３により、楽音の
一周期分の波形データが第３補間回路６０に供給され、
同回路６０はこの波形データを第３ノーＩ・クロック信
号φｎ３に同期して循環記憶するとともに、加算器７１
に供給する。これにより、該波形データに対応しかつエ
ンベロープが付与された楽音が、第１及び第２補間回路
４０，５０からの」１記楽音とともにサウンドシステム
７５から発音される。

次に、第３チヤンネル信号Ｃｈｌの“１°“から”　ｏ
　”への変化に伴うシフトレジスタ２４ｇの循環シフＩ
−により、同レジスタ２４ｇの第１ステージに“′１″
を表すデータが記憶されている状態で、カウンタ２　］
、　ｃから第１キヤリイ信号ＣＡＬが出力されると、フ
リップフロップ回路２４．　ａが再びセラ１〜される（
第３図参照）。これにより、ノリツブフロップ回路２４
ａは、上記場合と同様に次の第１キヤリイ信号ＣＡＩが
発生ずるまで、゛】゛を表す第１ヂヤンネル信号Ｃｈｌ
を発生して、上記場合と同様の波形データを分配回路３
２を介して第１補間回路４０に出力する。第１補間回路
４０は、上記場合と同様第１チヤンネル信号Ｃｈｌが”
　１　”である間は、ケート回路４６の導通作用により
、波形メモリ３１からの波形データとシフＩ・レジスタ
４４に記憶されている波形データとの差に利得係数ｇ＋
ｏを乗算したデータを、同レジスタ４４に記憶されてい
る波形データに加味して、同データを更新する。そして
、第１チヤンネル信号ＣｈｌがＯ゛になると、シフ）・
レジスタ４４は更新された前記波形データを循環記憶す
るようになる。また、第２及び第３補間回路５０．６０
も上記と同様に動作して、シフトレジスタ５４゜６４の
波形データが第１補間回路４０の場合と同様に更新され
る。このような波形データの更新動作は繰返し行われ、
レジスタ４．４，５４．．６４の波形データは繰返し更
新されて、徐々に波形メモリ３１から出力された波形デ
ータに近づく。なお、第１乃至第３補間回路４０，５０
．６０における」１記波形データの更新においては、利
得係数データｇ、。、　ｇｚｏ、　ｇｓｏが各々独立に
設定されているので、各シフ）・レジスタ／１．４，５
４．．６４に記憶されかつ出力される波形データの変化
の仕方は各々異なる。

また、押鍵からの時間が経過して、第１−乃至第３アド
レス信号形成回路２１．．２２．２３内の各カウンタ２
コｄ、２２ｄ、２３ｄのカウント値が、各繰返し回数メ
モリ２１ｆ、２２ｆ、２３ｆがら、音色選択信号ＴＳＷ
及びアドレス信号ＡＤ＋２．ＡＤ２２．ＡＤ３２により
アドレス指定されて読出された繰返し回数値に等しくな
ると、比較器２１ｅ。

２２ｅ、２３ｅは各々一致信号ＥＱを出力する。

この一致信号ＥＱにより、各カウンタ２］、ｃ、２２ｃ
、２３ｃはリセットされて再び「０」がらカウントを開
始し、がつ各カウンタ２］、ｇ、２２ｇ。

２３ｇはカウント値を「１」だけ上昇させて各アドレス
信号Ａ　Ｄ　１２．　Ａ　Ｄ　２２．　Ａ　Ｄ　３２を
「１」に変更する。この変更により、第１乃至第３チヤ
ンネ＝４１− 小信号Ｃｈ　１　、　Ｃ，ｌ〕２．　Ｃｈ　３により制
御されてセレクタ２６から出力される第２アドレス信号
ＡＤ２は「１」を表ずことになるので、波形データメモ
リ３１−ｊは第２エリアＥ１に記憶している波形データ
を繰返し出力するようになる。また、これと同時に、各
利得係数データメモリ４５−ｉ。

５５−ｉ、６５−ｉは各々利得係数データｇ１１゜ｇ　
２２＋　ｇ　３２を出力するようになる。この場合も、
第１乃至第３補間回路４０，５０．６０は、上記第２ア
ドレス信号ＡＤ２（アドレス信号ＡＤ、□。

Ａ　Ｄ　２２．　Ａ　Ｄ　３２　）が「０」の場合と同
様、各シフトレジスタ４４，５４．６４に記憶されてい
る波形データを波形データメモリ３１−１の第２エリア
Ｅ１から読出された波形データに徐々に近づける。これ
により、サウンドシステム７５がら発音される楽音は、
波形データメモリ３１−１の第１エリアＥ。に記憶され
ている波形データがら同メモリ３１−ｊの第２エリアＥ
、に記憶されている波形データに徐々に近づく波形デー
タに対応して変化する楽音であって、第１乃至第３補間
回路４０．５０．６０にて各々形成された波形データに
対応した楽音を合成したものとなる。そして、第１乃至
第３アドレス信号形成回路２１．．２２．２３内の各カ
ウンタ２１ｇ、２２ｇ、２３ｇからのアドレス信号Ａ　
Ｄ　１２．　Ａ　Ｄ　２２．　Ａ　Ｄ　３２が各々ｒ７
゜に達すると、各ナンド回路Ｎ　Ａ　Ｎ　Ｄ　＋＋、　
Ｎ　Ａ　Ｎ　Ｄ２□、ＮＡ、ＮＤ３１は′０″を出力し
て各カウンタ２］、ｇ＋　２２ｇ、２３ｇによるカラン
タイ直（アドレス信号Ａ　Ｄ　＋２．　Ａ　Ｄ　２゜、
ＡＤ３□）の更新を停止するので、第２アドレス信号Ａ
Ｄ２は各系列毎に［７Ｊに維持される。

上記動作説明からも理解できるように、」１記実施例に
よれば、チャンネル信号形成回路２４にて形成される第
１乃至第３ヂヤンネル信号Ｃｈ　］−。

Ｃｈ２．Ｃｈ３によりセレクタ２６及び分配回路３２を
制御して、波形メモリ３１に記憶されている波形データ
を第１乃至第３補間口路４０，５０゜６０に各々供給し
、かつ同補間回路４０，５０゜６０にて前記供給された
波形データを各々独立に変更しながら出力するようにし
たので、波形メモリ３１を１つ設けるのみで、時間経過
に従って波形が徐々に変化し、かつ複数の楽音が同時に
発音されているようなアンサンプル効果を実現できる。

また、」１記実施例においては、波形メモリ３１からの
波形データの読出しと第１乃至第３補間回路４０．５０
．６０における波形データの更新及び出力とを、第１乃
至第３クロック信号φ旧、φ０２゜φ。３に基づき形成
される第１乃至第３ノートクロック信号φｎｌ＋φｎ２
＋　φ。３により各系列毎独立に制御し、かつ第１乃至
第３補間回路４．０，５０゜６０における波形データの
更新に利用される利得係数データｇを各系列毎独立に設
定するようにしたので、各系列毎の楽音のピッチ、音色
、音量は各々微妙に異なるようになり、より一層豊かな
アンサンプル効果の付与された楽音が得られることにな
る。

なお、」１記実施例を次のように変形しても本発明は実
施できるものである。

ｆｉｌ　ｌ記実施例においては、波形データを発生ずる
手段として波形メモリ３１を用いるようにしたが、この
波形データを発生ずる手段として、演算、発振等の方法
により波形データを発生ずる回路を用いてもよい。

ｆ２＋　Ｊｚ記実施例においては、３個のクロック信号
発生器２１ａ、２２ａ、２３ａを設けるようにしたが、
これらのクロック信号発生器２１ａ、２２ａ。

２３ａを１個で共用するようにしてもよい。この場合、
各ノートクロック分周器２１ｂ、２２ｂ。

２３ｂに供給するクロック信号の位相をずらしたり、ク
ロック信号の周波数を若干変移させたり、また各カウン
タ２１ｃ、２２ｃ、２３ｃのスター１−カウント値を各
々すらずようにするとよい。これにより、クロック信号
発生器が１個のみでも、波形データの読出しレート又は
位相が各系列毎に異なるようになり、豊かなアンサンプ
ル効果が実現される。

（３）上記実施例においては、第１乃至第３アドレス信
号形成回路２１，２２．２３を別々に設けたが、１つの
アドレス信号形成回路を各系列で時分割使用するように
してもよい。

に））上記実施例においては、発生すべき楽音信号を表
す波形を記憶する手段としてシフトレジスタ４４．５４
．６４を利用するようにしたが、この波形データを記憶
する手段として、アドレス信号によりデータの記憶位置
が指定されてデータの書込み及び読出しが制御される書
込み可能メモリ（ＲＡＭ）を用いるようにしてもよい。

（５）上記実施例においては、第１乃至第３補間回路４
０．５０．６０から出力される波形データを加算器７１
にて合算した後、該合算した波形データにエンベロープ
を付与するようにしたが、各補間回路４０，５０．６０
毎に乗算器７２及びエンベロープ発生器７３を設けるよ
うにし、同補間回路４０．５０．６０からの各波形デー
タに独立にエンベロープを付与して出力するようにして
もよい。

また、サラン１〜システム７５を第１乃至第３補間回路
４０，５０．６０毎に設けて、各系列毎独立に楽音を発
音するようにしてもよい。さらに、上記実施例において
は、第１乃至第３補間回路４０゜５０．６０に対応して
３系列の楽音を同時に発音するようにしたが、これらの
補間回路４．０，５０゜６０の削減又は増設により、２
系列又は４系列以」二の楽音を同時に発音するようにし
てもよい。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る楽音信号発生装置の
適用された電子楽器の全体ブロック図、第２図は第１図
の波形データ読出し制御回路の詳細例を示す図、及び第
３図は同波形データ読出し制御回路の動作を説明するた
めのタイムチャー１〜である。 符　　号　　の　　説　　明 ２０・・・波形データ読出し制御回路、２］、２２．２
°３・・・アドレス信号形成回路、２１ａ。 ２２ａ、２３ａ　　・・クロック信号発生器、２４・・
・ヂャンネル信号形成回路、２６・・・セレクタ、３］
・・・波形メモリ、３２・・・分配回路、４０，５０．
６０・・・補間回路、４４，５４．６４・・・シフトレ
ジスタ、４．５，５５．６５・・・利得係数メモリ。

Claims (2)

【特許請求の範囲】
1. （１）異なる楽音波形を表す楽音波形データを時間経過
   に従って順次切換え出力する楽音波形データ発生手段と
   、 前記楽音波形データ発生手段から出力された楽音波形デ
   ータを分配出力する分配出力手段と、楽音波形データを
   記憶する第１記憶手段、及び前記分配出力手段からの楽
   音波形データと前記第１記憶手段に記憶されている楽音
   波形データとの差に応じて前記第１記憶手段に記憶され
   ている楽音波形データを徐々に変更修正する第１修正手
   段からなり、前記分配出力手段からの楽音波形データを
   補間して出力する第１補間手段と、 楽音波形データを記憶する第２記憶手段、及び前記分配
   出力手段からの楽音波形データと前記第２記憶手段に記
   憶されている楽音波形データとの差に応じて前記第２記
   憶手段に記憶されている楽音波形データを徐々に変更修
   正する第２修正手段からなり、前記分配出力手段からの
   楽音波形データを補間して出力する第２補間手段と、 前記第１及び第２補間手段からの各楽音波形データに対
   応した楽音信号を出力する出力手段とを備えた楽音信号
   発生装置。
2. （２）第１及び第２クロック信号を発生する第１及び第
   ２クロック信号発生手段と、 異なる楽音波形を表す楽音波形データを時間経過に従っ
   て順次切換え出力する楽音波形データ発生手段と、 前記楽音波形データ発生手段から出力された楽音波形デ
   ータを分配出力する分配出力手段と、楽音波形データを
   前記第１クロック信号に同期して読出し記憶する第１記
   憶手段、及び前記分配出力手段からの楽音波形データと
   前記第１記憶手段から読出された楽音波形データとの差
   に応じて前記第１記憶手段に記憶されている楽音波形デ
   ータを徐々に変更修正する第１修正手段からなり、前記
   分配出力手段からの楽音波形データを補間して出力する
   第１補間手段と、 楽音波形データを前記第２クロック信号に同期して読出
   し記憶する第２記憶手段、及び前記分配出力手段からの
   楽音波形データと前記第２記憶手段から読出された楽音
   波形データとの差に応じて前記第２記憶手段に記憶され
   ている楽音波形データを徐々に変更修正する第２修正手
   段からなり、前記分配出力手段からの楽音波形データを
   補間して出力する第２補間手段と、 前記楽音波形データ発生手段にて順次切換え出力される
   時間間隔より短い間隔で第１状態及び第２状態に切換わ
   り、該第１状態にて楽音波形データを前記第１クロック
   信号に同期して出力するように前記楽音波形データ発生
   手段を制御しかつ前記楽音波形データ発生手段からの楽
   音波形データを前記第１補間手段へ分配出力するように
   前記分配出力手段を制御するとともに、該第２状態にて
   楽音波形データを前記第２クロック信号に同期して出力
   するように前記楽音波形データ発生手段を制御しかつ前
   記楽音波形データ発生手段からの楽音波形データを前記
   第２補間手段へ分配出力するように前記分配出力手段を
   制御する制御手段と、前記第１及び第２補間手段からの
   各楽音波形データに対応した楽音信号を出力する出力手
   段とを備えた楽音信号発生装置。