JPS63128443A

JPS63128443A - 仮想計算機システムの計時方式

Info

Publication number: JPS63128443A
Application number: JP27403986A
Authority: JP
Inventors: Nobuyuki Shimura; 志村　伸之; Izumi Nozaki; 野崎　泉; Osamu Onodera; 修小野寺
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1986-11-19
Filing date: 1986-11-19
Publication date: 1988-06-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、計算機の計時方式に係り、特に複数個のタイ
マ機構をハードウェア的に実現するのに好適な仮想計算
機システムの計時方式に関する。

〔従来の技術〕

一般に情報処理装置には、タイマ機構として。

現在の時刻を計時するタイム・オブ・ディ・クロック（
以下ＴＯＤと略す）と、このＴＯＤと比較し所定の時刻
となったら割込みを発生させる役割を持つクロック・コ
ンパレータ（以下ＣＫＣと略す）及び情報処理装置の間
隔計時を行うＣＰＵタイマ（以下ＣＰＴと略す）が１組
備えられている。

このタイマ機構の一般的仕様としては１例えば株式会社
日立製作所発行のｒＨＩＴＡＣＭシリーズ処理装置（Ｍ
／ＥＸモード）Ｊ　　（８０８０−２−０９３）の２６
〜２７頁にその詳細が記述されている。

−前記刊行物から明らかな様に、従来の情報処理装置に
おいては、ＴＯＤ、ＣＫＣ及びＣＰＴは各々１組ずつ、
つまりタイマ機構は１組で充分その役割を果していた。

しかしながら近年、仮想計算機なる方法が採用される事
が極く一般的になりつ−あり、それに伴い複数のオペレ
ーティングシステムが同時に単一の計算機システム上で
同時に且つ独立に動作する必要があり、これに付随して
各オペレーティングシステムが使用するタイマ機構も独
立とする必要が生じて来た。

従来、この仮想計算機（以下ＶＭ又はゲストと称する）
のタイマ機構がもたらすところのタイマ値は、仮想計算
機制御プログラム（以下ＶＭＣＰと称する）が一括して
管理しており、各ＶＭのタイマ値はＶＭＣＰが自分の持
つ単一のタイマ機構から得られる値を操作しシミュレー
トする事によって各ＶＭに与えている。この場合、情報
処理装置の１組のタイマ機構はＶＭＣＰが管理しており
。

ＶＭに明は渡す事は無かった。しかし、各ＶＭのタイマ
値をＶＭＣＰのソフトウェアシミュレーションによって
得る為には、そのシミュレーションする為のオーバーヘ
ッドが必然的に生じ、ＶＭの性能上無視し得ない問題で
あった。

このシミュレーションのオーバーヘッドを除去する為に
、最近は各ＶＭ毎に独立にタイマ機構を具備させる仮想
計算機方式も提案されている。この仕様はＶＭＣＰの管
理するところのタイマ機構（以下ホストタイマ機構と称
す）とＶＭの管理するところのタイマ機構（以下ゲスト
タイマ機構と称する）が独立に存在し、独立に動作する
というものである。

〔発明が解決しようとする問題点〕

上記仕様を満足する情報処理装置を実現する為には、従
来からハードウェアが備えているタイマ機構の論理回路
を独立にし、二重化すれば実現できる事は自明の理であ
る。しかし、二重化する為には、ＴＯＤ、ＣＫＣ及びＣ
ＰＴをハードウェア論理で２組持ち、更にＴＯＤとＣＫ
Ｃの内容を比較する比較論理も２組、ＣＰＴを減じて行
く減算器も２組必要になり、コストの上昇を招く。

更に、既存の情報処理装置の如くに、タイマ機構を１組
しか具備していないモデルにおいては、前記の独立した
タイマ機構を具備する為に、タイマ機構を二重化しよう
とすると、そのハードウェア論理の変更量は非常に大き
くなり、コストの上昇はさらに著しいものとなる。

すなわち、上記従来技術の如く、ハードウェア論理の二
重化によってホストタイマ機構とゲストタイマ機構とを
各々独立に具備しようとすると、コストの上昇を招き、
更にタイマ機構を１組しか具備していない既存のモデル
においてはハードウェア論理の変更量が大きく、コスト
上昇も著しいという問題がある。

本発明の目的は、１組のハードウェアタイマ機構を具備
した情報処理装置に複数のタイマ機構を機能的に付加し
た仮想計算機システムを、コストの上昇及びハードウェ
ア論理の大巾な変更を伴うことなく実現することにある
。

〔問題点を解決するための手段〕

本発明の特徴とするところは、１組のタイマ機構を動作
させるにあたり、プログラムの与える複数のクロックコ
ンパレータ値（ＣＫＣ値）をクロックコンパレータ割込
み制御用とゲスト命令読出し用に２つにわけてハードウ
ェア上で保存し、タイマ機構にカレントに設定する値を
一定条件で前記クロックコンパレータ割込み制御用のＣ
ＫＣ値より選択して設定することにより、１組のタイマ
機構ハードウェアを具備した情報処理装置に複数のタイ
マ機構を機能的に付加した仮想計算機システムを実現す
るものである。

〔作　用〕

タイマ機構のＴＯＤにカレントに設定するタイマ値は、
ｖＭＣＰで設定したＴＯＤ　（以下ＨＴＯＤと称する）
のまへとし、ＣＫＣにカレントに設定するタイマ値は、
ＶＭＣＰの保持しているＣＫＣ（以降ＨＣＫＣと称する
）とＶＭの保持しているＣＫＣ（以降ＧＣＫＣと称する
）を補正した値のうち小さい方をセットする。これによ
り、１組のタイマ機構のＣＫＣでカレントに計時される
値は値の小さい方となり、こちらがＣＫＣに依る割込み
を先に発生させるものとなる。この構成により、ＶＭＣ
Ｐ及びＶＭ双方のタイマ機構による割込みを、ＶＭ側あ
るいはＶＭＣＰ側と相矛盾する事無く検出する事が可能
な複数のタイマ機構を具備した仮想計算機システムを提
供できる。

更にＣＫＣをアクセスする命令語をＶＭが発行した場合
、前記ゲスト命令読出し用のタイマ値より選択した値を
使用する。この構成により、現在タイマ機構に設定され
ているＶＭのＣＫＣ値が回復不可能な程度まで補正を受
けていても、ＶＭは自身のタイマ値を正しく命令語を用
いてアクセスする事が可能な複数のタイマ機構を具備し
た仮想計算機システムを提供できることＮなる。

〔実施例〕

以下、本発明の一実施例について図面を用いて説明する
。

第１Ｎは本発明のタイマ機構を備えた仮想計算機システ
ムの一実施例のブロック図である。なお。

本実施例では、独立に動作するタイマ機構として。

ＶＭＣＰ用のホストタイマ機構が１組及びＶＭ用のゲス
トタイマ機構が１組の例を示すが、それぞれ複数組具備
された構成をとっても良い。

第１図において、制御装置（ＣＵ）１０１はこれに接続
されている各装置の制御を司どり、各装置から又は各装
置へのデータ転送を行いデータの加工をも行う。該制御
装置１０１は、信号線１５１を介してＴＯＤ　１０２、
ＣＲＴ　Ｉ　Ｏ５、ＣＫＣｌＯ３、作業用ＣＰＴ　（Ｔ
ＥＭＰＣＰＴ）１１０、作業用ＣＫＣ（ＴＥＭＰＣＫＣ
）１１１及びゲストＣＫＣ値保持用レジスタ（ＧＳＴＣ
ＫＣ）１１２に接続され、更に信号線１５９を介してセ
レクタ１１２に接続されている。ＴＯＤ　１０２はＶＭ
ＣＰの使用する（以下ホストと称する）ＴＯＤクロック
値を保持するレジスタであり、信号線１５１．１５２及
び１５４を介してそれぞれＣＵＩＯｌ、加算回路（以下
ＡＤＤと略す）１０３、セレクタ１１２及びタイマ・オ
ブ・ディ・ラッチ（以降ＴＯＤＬと称す）１０４に接続
されている。ＡＤＤ１０３はＴＯＤ　１０２から入力さ
れたデータを＋１して信号線１５３に送出するプラス１
用の加算回路である。ＴＯＤＬ１０４はＡＤＤ１０３の
出力を一旦ラッチし、信号線１５４を介してＴＯＤ１０
２に転送する中継ラッチである。

ＣＰＴ１０５は、ホスト又はゲストのＣＰＵタイマ値を
保持するレジスタであり、信号線１５１゜１５５．１５
７及び１６０を介してそれぞれＣＵｌｏｌ、減算回路（
以降ＳＵＢと略す）１０６、セレクタ１１２、ＣＰＵタ
イマラッチ（以降ＣＰＴＬと略す）１０７及びＴＥＭＰ
ＣＰＴＩＩＯに接続されている。５ＵＢ１０６はＣＰＴ
１０５から入力されたデータを−１して信号線１５６に
送出するマイナス１用の減算回路である。ＣＰＴＬ１０
７は５ＵＢ１０６の出力を一既ラッチして信号線１５７
を介してＣＰＴ１０５に転送する中継ラッチである。

ＣＫＣ１０８は、ホスト又は補正されたゲストのクロッ
クコンパレータ値を保持するレジスタであり、信号線１
５１，１５８及び１６１を介してそれぞれＣＵＩＯＩ、
比較回路（以下ＣＯＭＰと略す）１０９、セレクタ１１
２及びＴＥＭＰＣＫＣｌｌｌに接続されている。ＧＯＭ
Ｐ１０９は、信号線１５２を介して送られてくるＴＯＤ
値と信号線１５８を介して送られてくるＣＫＣ値の比較
を行い、その比較結果を信号線１６３に送出する比較回
路である。

ＴＥＭＰＣＰＴＩＩＯは、ＣＰＴ１０５にセットされて
いる値と反対側のホスト又はゲストのＣＰＵタイマ値を
保持しているテンポラリなレジスタであり、信号線１５
１及び１６０を介してＣＵｌｏｌ、ＣＲＴ　１０５及び
セレクタ１１２に接続されている。

ＴＥＭＰＣＫＣＩ　１１は、ＣＫＣ１０８にセットされ
ている値と反対側のホスト又は補正されたゲストのＣＫ
Ｃ値を保持しているテンポラリなレジスタであり、信号
線１５１及び１６１を介してＣＵＩＯＩ、ＣＫＣｌＯ３
及びセレクタ１１２に接続されている。

Ｇ５ＣＫＣ１１２はゲストのＣＫＣ値を保持しているテ
ンポラリなレジスタであり、信号線１５９及び１６４を
介してＣＵＩＯＩ及びセレクタ１１２に接続されている
。

こ〜で、Ｇ５ＣＫＣｌ　１２は本発明の特徴的なレジス
タであり、ＴＥＭＰＣＰＴｌ　１０とＴＥＭＰＣＫＣＩ
　１１と共に、２つの独立したタイマ機能を実現する上
で重要な役割を持つ。

まず、第１図を用いて、タイマ機構の動作の概略を説明
する。

ホストＴＯＤ値は信号線５１を介してＣＵＩＯｌによっ
てＴＯＤ　１０２にセットされ、その後、一定間隔でＡ
ＤＤ　１０３を用いて＋１され、Ｔ。

ＤＬ１０４を経由して再びＴＯＤ　Ｉ　Ｏ２にセットさ
れる。つまり、ＴＯＤ　１０２は一定間隔で＋１される
。この一定間隔で＋１更新されるＴＯＤ値は、信号線１
５２を経由してＣＯＭＰ１０９の一方の入力となる。

ホスト又はゲストのＴＯＤと比較されるべくＣＵｌｏｌ
によって選択されたＣＫＣ値は、ＣＵＩｏｌによって信
号線１５１を介してＣＫＣｌＯ３にセットされる。ＣＫ
ＣｌＯ３’のＣＫＣ値は信号線１５８を介してＧＯＭＰ
１０９のもう一方に入力される。ＧＯＭＰ１０９はＴＯ
Ｄ　Ｉ　Ｏ２にセットされている一定時間間隔で＋１さ
れる値と、ＣＫＣｌＯ３にセットされている値とを比較
し、もしＴＯＤ　１０２にセットされている値が大きけ
れば、ＣＫＣ割込み要求信号を信号線１６３及び１５９
を経由してＣＵＩＯＩに送出する。

ＣＵＩＯＩによって選択されたホスト又ゲストのＣＰＴ
値は、ＣＵｌｏｌによって信号線１５１を介してＣＰＴ
１０５にセットされる。その後、一定間隔でＳＵＢ　１
０６を用いて−１され、ｃｐＴＬ１０７を経由して再び
ＣＰＴ１０５にセットされる。即ち、ＣＰＴ１０５は一
定間隔で−１される。この一定間隔で一１更新されるＣ
ＰＴ値は、常時、負になったか否かをチェックされる。

負になったか否かの判定は例えば２進数であれば、一番
上位のビット位置が′１″になったか否がで判定する。

′０”であれば正であり、“１″であれば負である。Ｃ
ＰＴ値が負であると、ＣＰＴＩＯ５は信号線１５５及び
１５９を介して、ＣＰＴ割込み要求信号をＣＵｌｏｌに
送出する。

以上説明した動作は、従来のタイマ機構の実現法と同じ
である。つまり、ＣＰＴ１０５及びＣＫＣｌＯ３には、
ＣＵｌｏｌが選択したホスト又はゲストのＣＰＴ値及び
ホスト又は補正されたゲストのＣＫＣ値がセットされる
という点を除き、従来のＴＯＤ、ＣＰＴ及びＣＫＣと何
ら変わるところは無い。

以下１本発明の特徴とするＧＳＴＣＫＣ１１２の役割、
ＴＥＭＰＣＫＣＩ　１１の役割とＴＯＤ　１０２、ＣＫ
ＣｌＯ３にセットする動作を第２図乃至第７図を用いて
説明する。尚、ＴＥＭＰＣＰＴｌｌｏの役割とＣＰＴ１
０５にセットする動作は。

先に出願した特願昭６１−７９９２１号で説明されてい
ので、こへでは省略する。

第２図は、第１図に示したＴＯＤ　１０２、ＣＫＣｌＯ
３、ＴＥＭＰＣＫＣＩ　１１、ＧＳＴＣＫＣ１１２及び
ＣＵｌｏｌに対応する部分のみを抜き出したブロック図
である。第１図に示すＴＯＤ　１０２がＴＯＤ２０２．
ＣＫＣｌＯ３がＣＫＣ２０３、ＴＥＭＰＣＫＣｌｌ　１
がＴＥＭＰＣＫＣ２０４、ＧＳＴＣＫＣ１１２がＧＳＴ
ＣＫＣ２０５゜ＣＵＩＯＩがＣｕ２Ｏ３にそれぞれ対応
し、信号線は簡略化して示している。

第３図は本発明によるゲスト及びホストのクロックコン
パレータをイニシャライズする場合の処理フローチャー
トである。

第３図に示す第２図の動作は以下の如くである。

こシでＴＯＤ２０２及びＣＫＣ２０３にはそれぞれホス
１−のＴＯＤ値及びＣＫＣ値が予めＣｕ２Ｏ３によって
設定されている。

ステップ３０１：Ｃｕ２Ｏ３は主記憶内の状態記述（以
降ＳＤと略す）テーブルのゲストクロックコンパレータ
値（以降ＧＣＫＣと略す）を取り出しハードウェア的に
保存する。更にＣＫＣ２０３の値であるＨＣＫＣを取り
出しハードウェア的に保存する。

ステップ３０２：Ｃｕ２Ｏ３は予め取り出しておいたＳ
Ｄ内のＧＣＫＣをＧＳＴＣＫＣ２０５にセットする。次
にＣｕ２Ｏ３はＧＣＫＣの補正を行い、補正結果をＴＥ
ＭＰＧＣＫＣとしてハードウェア内に保存する。このＧ
ＣＫＣの補正はＴ。

Ｄ２０２のホストＴＯＤ値とＧＣＫＣの間の整合をとる
ものであり、この補正によって、ＶＭの時刻を現在の時
刻にとられれず自由に設定することが可能となる。この
ＧＣＫＣの補正は本発明の核心をなすものであり、これ
については後述する。

ステップ３０３：ホストのＣＫＣ割込みの受付けが許可
されているか否かを判定する。具体的にはホストのプロ
グラム状態語（以降ＰＳＷと略す）の外部割込みマスク
が“１”でホストの制御レジスタ（以降ＣＲと略す）の
ＣＫＣ割込みサブクラスマスクが“１″′の時、ホスト
ＣＫＣ割込みの受付けは許可される。割込みが許可され
ていればステップ３０５に進み、許可されていなけれな
ステップ３０４に進む。

ステップ３０４：このケースはホストＣＫＣ割込みが許
可されていない場合であり、ＣＫＣ２０３をゲストに明
は渡せるケースである。まずＣＯ２Ｏ３はＨＣＫＣ割込
み許可フラグを“０″にセットし、ＴＥＭＰＣＫＣ２０
４にＣＫＣ２０３の値をセットする６次にＣＯ２Ｏ３は
補正後のＧＣＫＣ値であるＴＥＭＰＧＣＫＣｔｔＣＫＣ
２０３にセットし、更に補正されたゲストのＣＫＣがＣ
ＫＣ２０３にセットされている旨を示すハードウェアフ
ラグＧＣＫＣＯＮフラグを“１”にセットする。こ〜で
ＣＫＣ２０３のイニシャライズ動作を終了する。

ステップ３０５：このケースはホストＣＫＣ割込みが許
可されているケースであり、ＣＫＣ２０３にはホスト又
は補正されたゲストのＣＫＣのいずれかが条件によって
セットされるケースである。

ＣＯ２Ｏ３はまずＨＣＫ　Ｃ割込み許可フラグを１１１
　ｊＦにセットし１次いで、ＨＣＫＣをＴＥＭＰＨＣＫ
　Ｃとしてハードウェア的に保存する。

ステップ３０６：ステップ３０２で作成したＴＥＭＰＧ
ＣＫＣとステップ３０５で作成したＴＥＭＰＨＣＫＣと
の比較を行い、その大小関係によってステップ３０７〜
３０９のいずれかのステップに進む・ステップ３０７：このケースはＴＥＭＰＨＣＫＣがＴＥ
ＭＰＧＣＫＣより大きいケース即ち補正後のゲストのＣ
ＫＣの方がホストのＣＫＣより小さいと見做されたケー
スである。ＣＯ２Ｏ３はＴＥＭＰＣＫＣ２０４にＴＥＭ
ＰＨＣＫＣをセットし、ＴＥＭＰＧＣＫ（ｌｃＫｃ２０
３にセットする。以降ホストＴＯＤと補正後のゲストＣ
ＫＣとの比較が比較器で行われる。次にゲストのＣＫＣ
がＣＫＣ２０３にセットされている旨を示すハードウェ
アフラグＧＣＫＧＯＮフラグを“１”にセットする。こ
へでＣＫＣ２０３のイニシャライズ動作を終了する。

ステップ３０８：このケースはＴＥＭＰＨＣＫＣとＴＥ
ＭＰＧＣＫＧの値が等しいケースである。

ＣＯ２Ｏ３はＴＥＭＰＣＫＣ２０４にＴＥＭＰＧＣＫＣ
をセットし、ＣＫＣ２０３はそのま５とする。以降ホス
トＴＯＤとＨＣＫＣとの比較が比較器で行われる。次に
ホストのＣＫＣと補正後のゲストのＣＫＣが等しい旨を
示すハードウェアフラグＨＥＱＧＣＫＧフラグを“１”
にセットする。

こＮでＣＫＣ２０３のイニシャライズ動作を終了する。

ステップ３０９：このケースはＴＥＭＰＨＣＫＣがＴＥ
ＭＰＧＣＫＣより小さいケース即ち補正後のゲストのＣ
ＫＣの方がホストのＣＫＣより大きいと見做されたケー
スである。ＣＯ２Ｏ３はＴＥＭＰＣＫＣ２０４にＴＥＭ
ＰＧＣＫＣをセットし、ＴＥＭＰＨＣＫＣをＣＫＣ２０
３にセットする。以降ホストＴＯＤとＨＣＫＣとの比較
が比較器で行われる。次にホストのＣＫＣがＣＫＣ２０
３にセットされている旨を示すハードウェアフラグＨＣ
ＫＣＯＮフラグを“１”にセットする。ニーでＣＫＣ２
０３のイニシャライズ動作を終了する。

第４図はＧＣＫＣを補正する時の処理フローである。こ
のＧＣＫＣの補正はＴＯＤ　２０２のホストＴＯＤ値と
ＧＣＫＣ間の整合をとるものであり、この補正によって
、ｖＭの時刻を現在の時刻にとられれず自由に設定する
ことが可能となる。

第４図に示す第２図の動作は以下の如くである。

ステップ４０１：二＼では、ＧＣＫＣがオール“Ｆ”か
否かを判定する。ＧＣＫＣがオール１４　Ｆ”の時はス
テップ４０８に進み、ＧＣＫＣがオールｉｔ　Ｆ”でな
い時はステップ４０２へ進む。

ステップ４０２：このケースはＧＣＫＣがオール“Ｆ　
Ｉ＋でない即ちゲストのＣＫＣ割込みが発生する可能性
がある場合である。このステップではＧＣＫＣがオール
“０１３か否かを判定する。ＧＣＫＣがオールＩＩ　Ｏ
１７の時はステップ４０７へ進み、ＧＣＫＣがオール″
０″′でない時はステップ４゜３へ進む。

ステップ４０３：このケースはＧＣＫＣがオール“０”
でないケースである。このステップではゲストＴＯＤ値
（以下ＧＴＯＤ）を算出する。まずＣｕ２Ｏ３はＴＯＤ
２０２（７）値であるＨＴＯＤを取り出す。次いでＣｕ
２Ｏ３は主記憶からＳＤ内のエポック差異（ＥＤ）を取
り出し、ＨＴＯＤに加算する。すなわち（ＨＴＯＤ＋Ｅ
Ｄ）なる演算を行い、演算結果をＧＴＯＤとしてハード
ウェア的に保存する。次にステップ４０４に進む。

ステップ４０４：、：＞ではＧＴＯＤとＧＣＫＣの大小
関係を判定する。ＧＴＯＤがＧＣＫＣより大なる時はス
テップ４０７へ進み、そうでなければステップ４０５へ
進む。

ステップ４０７：このケースは、ＧＣＫＣがオール“０
”か又はＧＣＫＧがＧＴＯＤより小さいケースである。

即ちたゾちにゲストＣＫＣ割込みが発生するケースであ
る。この時は補正後のＧＣＫＣとしてオールｉｔ　Ｏｎ
を設定し、補正を終了する。

ステップ４０５：このケースはＧＣＫＣがＧＴＯＤと等
しいか又は大きい場合である。このステップではＣｕ２
Ｏ３は（ＧＣＫＣ−ＥＤ）なる演算を行い、演算結果を
ＧＣＫＣ傘としてハードウェア的に保存する。次にステ
ップ４０６へ進む。

ステップ４０６：こ＼ではＨＴＯＤとＧＣＫＣ傘の大小
関係を判定する。ＨＴＯＤがＧＣＫＣ＊より大きければ
ステップ４０８へ進む、ＨＴＯＤがＧＣＫＣ串と等しい
か又は小さければ、ＧＣＫＣ申を補正後のＧＣＫＣとし
て設定し、補正を終了する。

ステップ４０８：このケースは、ステップ４０１でＧＣ
ＫＣがオール“Ｆ”即ちゲストＣＫＣ割込みは絶対に発
生しない場合か、又はステップ４０４ではＧＴＯＤがＧ
ＣＫＣと等しいか又は小さいと判定されたにもか−わら
ず、ステップ４０６ではＨＴＯＤがＧＣＫＣ申より大き
いと判定されたケース、即ちステップ４０５で行った（
ＧＣＫＧ−ＥＤ）なる演算が桁あふれを起こし、ＧＣＫ
Ｃ＊が不当に小さな値となっている場合である。

この時は補正後のＧＣＫＣとしてオール“Ｆ＋　ｊｌを
設定し、補正を終了する。

次に、イニシャライズされて動作を開始したクロック・
コンパレータ機構に対し、ＶＭの命令語がＶＭのクロッ
ク・コンパレータ値をアクセスしに来た場合について、
第２図と第５図を用いて説明する。このクロック・コン
パレータ値を取り出す命令としては例えばＩＢＭシステ
ム３０７情報処理装置における５ＴＯＲＥ　　ＣＬＯＣ
ＫＣＯＭＰＡＲＡＴＯＲ命令がある。第５ｗＩは本命令
の処理を示すマイクロプログラムによるフローチャート
である。

ステップ５０１：ＣＫＣ値を読み出す命令がＶＭから発
行されると、Ｃｕ２Ｏ３はＧＳＴＣＫＣ２０５を取り出
し、ハードウェア的に保存し、ステップ５０２へ進む。

ステップ５０２：Ｃｕ２Ｏ３はステップ５０１で取り出
しておいたＧＳＴＣＫＣ２０５の値を第２オペランドロ
ケーシヨンにストアする。

以上の動作により、二へでストアされたＣＫＣ値は、Ｖ
Ｍの側の、補正されていないＣＫＣであることが保障さ
れる。

次に、ＶＭのクロックコンパレータ値をＶＭがセットす
る命令を発行した場合について第２図と第６図を用いて
説明する。このクロックコンパレータをセットする命令
としては例えばＩＢＭシステム３７０情報処理装置にお
けるＳＥＴ　　ＣＬＯＬＫＣＯＭＰＡＲＡＴＯＲ命令が
ある。第６図は本命令の処理手順を示すマイクロプログ
ラムのフローチャートである。

ステップ６０１：Ｃｕ２Ｏ３は命令で与えられた第２オ
ペランドを読出し、ＧＣＫＣとしてハードウェア的に保
存する。次にＣｕ２Ｏ３はＧＣＫＣをＧＳＴＣＫＣ２０
５にセットする。そして。

Ｃｕ２Ｏ３はＧＣＫＣを補正し、ＴＥＭＰＧＣＫＣとし
てハードウェア的に保存する。このＧＣＫＣの補正は先
に第４図を用いて説明した通りである。次にステップ６
０２へ進む。

ステップ６０２：Ｃｕ２Ｏ３は、ホストＣＫＣ割込み許
可フラグの値を調べ、この値がｊ（１＃ｌであればステ
ップ６０４へ、“０”であればステップ６０３へ進む。

ステップ６０３：このケースはホストのＣＫＣ割込みが
禁止されている場合であるので、ＣＫＣ２０３をゲスト
へ明は渡す。Ｃｕ２Ｏ３はＴＥＭＰＧＣＫＣをＣＫＣ２
０３ヘセットし１本命令の動作を終了する。

ステップ６０４：このケースはホストのＣＫＣ割込みが
許可されている場合であり、ホストＣＫＣとゲストＣＫ
Ｃのタイマ機構の共用処理を始める。Ｃｕ２Ｏ３はＣＫ
Ｃ２０３の内容とＴＥＭＰＣＫＣの内容を取り出し、ハ
ードウェア的に保存する。

ステップ６０５：Ｃｕ２Ｏ３はハードウェアフラグであ
るＧＣＫＣＯＮフラグの値を調べ、本フラグの値が′１
″であればステップ６０７へ、“０”であればステップ
６０６へ進む。

ステップ６０６：このケースはＣＫＣ２０３がホストＣ
ＫＣの値になっている場合である。Ｃｕ２Ｏ３はＣＫＣ
２０３の内容をＴＥＭＰＨＣＫＣとしてハードウェア的
に保存する。その後ステップ６０８へ進む。

ステップ６０７：：（７）ケースはＣＫＣ２０３にゲス
トＣＫＣの値になっている場合である。Ｃｕ２Ｏ３はＴ
ＥＭＰＣＫＣの内容をＴ　Ｅ　Ｍ　Ｐ　ＨＣＫＣとして
ハードウェア的に保存する。その後ステップ６０８へ進
む。

ステップ６０８：Ｃｕ２Ｏ３はハードウェアとして保持
しているフラグであるＧＣＫＣＯＮフラグ、ＨＥＱＣＫ
Ｃフラグ及びＨＣＫＣＯＮフラグをｕ　Ｏ”にクリアす
る。その後ステップ６０９へ進む・ステップ６０９　：　ＴＥＭＰＨＣＫＣとＴＥＭＰＧＣ
ＫＣとの比較を行い、その大小関係によってステップ６
１０〜６１２のいずれかに進む。

メチツブ６１０：こ−での動作は前述したステップ３０
７と同じ動作を行う。

ステップ６１１：こＮでの動作は前述したステップ３０
８と同じ動作を行う。

ステップ６１２：二＼での動作は前述したステップ３０
９と同じ動作を行う。

以上の動作を行うことにより、本発明のタイマ機構に新
しいゲストＣＫＣの値が設定され、クロックコンパレー
タをセットする命令の実行が完了する。

以上、本発明におけるタイマ機構の一実施例について説
明した。本実施例では、ＧＳＴＣＫＣ２０５はハードウ
ェアラッチとしたが、ハードウェアのワーク記憶上でも
良く又主記憶を使用しても良い。又、本実施例ではゲス
トのタイマ機構が１つの例を示したが、当然のことなが
ら２つ以上であっても良い６〔発明の効果〕本発明によれば、ハードウェア論理としては１組のタイ
マ機構を具備する情報処理装置において、独立した複数
のタイマ機構を持つ仮想計算機システムを、コストの上
昇及びハードウェア論理の大巾な変更を伴うことなく実
現できるという大きな効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図より本発明の特徴的な部分を抜出したブロック図、第
３図は本発明によるゲスト及びホストのクロックコンパ
レータをイニシャライズする場合のフローチャート、第
４図はゲストのクロックコンパレータを補正する場合の
フローチャート、第５図はＶＭがＶＭのクロック・コン
パレータ値をアクセスする命令を発行した場合のフロー
チャート、第６図はＶＭのクロックコンパレータ値をＶ
Ｍがセットする命令を発行した場合のフローチャートで
ある。１０１．２０１・・・制御装置。１０２．２０２・・・タイム・オブ・ディ・クロック（
ＴＯＤ）、　　１０５・・・ＣＰＵタイマ（ｃｐＴ）、
　　１０８，２０３・・・クロックコンパレータ（ＣＫ
Ｃ）、　　１１０・・・作業用ＣＰＵタイマ、１１１，
２０４・・・作業用クロックコンパレータ、１１２．２
０５・・・ゲストＣＫＣ保存用クロックコンパレータ、
　１０３・・・加算器。１０４・・・中継ラッチ、　　１０６・・・減算器、１
０７・・・中継ラッチ、　　１０９・・・比較器、１１
２・・・セレクタ。第１図第２図第３図第４図

Claims

【特許請求の範囲】

（１）現在の時刻を計時するタイマもしくは間隔時間を
計時する１組のタイマ機構を具備し、プログラムの与え
る複数のタイマ値を個別にハードウェア上で保存し、上
記タイマ機構に上記複数のタイマ値より選択して設定す
る事により複数のタイマ機構を実現する仮想計算機シス
テムにおいて、プログラムの与える複数のタイマ値を割
込み制御用と命令読出し用とにわけてハードウェア上で
保存すると共に、割込み制御用タイマ値を自由に補正で
きる様にし、その補正にあたっては現在の時刻との比較
と仮想的な時刻との比較の２回比較を行うことを特徴と
する仮想計算機システムの計時方式。