JPS63128741A - 半導体注入集積論理回路装置 - Google Patents

半導体注入集積論理回路装置

Info

Publication number
JPS63128741A
JPS63128741A JP61275845A JP27584586A JPS63128741A JP S63128741 A JPS63128741 A JP S63128741A JP 61275845 A JP61275845 A JP 61275845A JP 27584586 A JP27584586 A JP 27584586A JP S63128741 A JPS63128741 A JP S63128741A
Authority
JP
Japan
Prior art keywords
transistor
region
base
injector
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61275845A
Other languages
English (en)
Inventor
Toshiyuki Okoda
敏幸 大古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61275845A priority Critical patent/JPS63128741A/ja
Publication of JPS63128741A publication Critical patent/JPS63128741A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/65Integrated injection logic

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はICに組み込まれる半導体注入集積論理回路装
置(以下、IILと称す)の改良に関する。
(ロ)従来の技術 IILは、構造ツタ接地型のNPN トランジスタとベ
ース接地型のPNP トランジスタの複合構造から成る
論理回路素子である。
第7図はIILの基本ゲートの一般的な等価回路図を示
すもので、(1)はインバータNPN トランジスタ、
(2)はインジェクタPNPトランジスタ、(3)はイ
ンジェクタPNPトランジスタ(2)のエミッタ端子で
、電源vccに接続され、(4)はインバータNPN)
ランジスタ(1)のベース端子で入力端子に接続され、
(5)はインバータNPNトランジスタ(1)のコレク
タ端子で出力端子に接続され、(6)及び(7〉はイン
ジェクタPNP)ランジスタ(2)のベース端子及びイ
ンバータNPNトランジスタ(1)のエミッタ端子で、
共に接地電位GNDに接続されている。そしてインジェ
クタPNPトランジスタ(2)は、次段の定電流源及び
前段の負荷として動作する。
第8図は上記基本ゲートの一般的な構造示すもので、P
型半導体基板(11)上に積層して形成したN型エピタ
キシャル層〈12)と、基板(11)表面に形成したN
型埋込層(13)と、エピタキシャル層(12)を貫通
したP+型分離領域(14)によって島状に分離された
島領域(15)と、島領域(15)表面に形成したP型
インジェクタ領域(16)及びベース領域(17)と、
ベース領域(17)表面に形成したN+型コレクタ領域
(18)とで構成きれ、インジェクタPNPトランジス
タ(2)はインジェクタ領域(16)をエミッタ、島領
域(15)ヲヘース、ベース領域(17)をコレクタと
するラテラルPNP)ランジスタで、インバータNPN
)−ランジスタ(1〉は島領域(15)をエミッタ、ベ
ース領域(17)をベース、コレクタ領域(18)をコ
レクタとする逆方向縦型NPN トランジスタで各々構
成されている。尚島領域(15)にはコンタクト領域(
19)を介して接地電位GNDが印加される。
斯上したIIL構造によれば、2つのトランジスタを1
つのトランジスタのスペース内にまとめて収容でき、そ
れらの素子分離が不要なので高集積化が図れる。
ところが、このような構造ではインバータNPNトラン
ジスタク1)が逆方向に形成され、ベース領域(17)
の不純物濃度勾配が少数キャリアの注入方向とは逆方向
に傾く為、高い電流増幅率(逆β)が得られない欠点を
有していた。
そこで例えば特開昭60−226165号公報に記載さ
れているように、インバータNPN)−ランジスタ(1
)のベース領域を埋込んだ埋込みベース型のIILが提
案されている。
第9図は斯る埋込ベース型のIILを示し、埋込層(1
3)に重畳したP型の埋込ベース領域(20)と、コレ
クタ領域(18)を取囲むようにエピタキシャル層(1
2)表面から埋込ベース領域(20)まで達するP型の
ベース導出領域(21)とを形成し、逆方向縦型NPN
トランジスタのベースを基板〈11〉表面から上方向へ
拡散形成した埋込ベース領域(20)で構成するように
形成している。この構造によれば、埋込ベース領域(2
0)の不純物濃度勾配が少数キャリアの注入方向と順方
向に形成されるので、少数キャリアがベースでの電界加
速を受け、高い逆βが得られるようになる。
(ハ)発明が解決しようとする問題点 しかしながら、従来のIILではインジェクタPNP 
)−ランジスタ(2)のベースとインバータNPNトラ
ンジスタ(1)のエミッタを、インジェクタPNP )
−ランジスタ(2)のコレクタとインバータNPN ト
ランジスタ(1)のベース整夫々共用し、インバータN
PNトランジスタ(1)のベースの電位がインジェクタ
PNP)−ランジスタ(2)のコレクタの電位に等しい
為、インジェクタPNPトランジスタ(2〉が定電流源
として動作する際に十分なインジェクタ電流を流すこと
ができず、それによってインバータNPNトランジスタ
(1)のドライブ能力が劣化する欠点があった。
即ち第7図において、入力端子のレベルが“L″の状態
の時、インジェクタPNP トランジスタ(2)のコレ
クタの電位は前段のインバータNPN)−ランジスタの
飽和電圧VcE(sat)に等しい(約0.IV)ので
、このトランジスタは略活性領域で高h□の状態で動作
できる。ところが、入力端子のレベルが“H”の状態の
時、インジェクタPNP トランジスタ(2)のコレク
タの電位が後段のインバータNPNトランジスタ(1)
のベース・エミッタ間電圧V□に等しくl]0.6V)
、そのためインジェクタPNPトランジスタ(2)のベ
ース・フレフタ間のPN接合が順バイアスになりエミッ
タ・コレクタ間電圧VC*が不足するので、このトラン
ジスタは飽和領域で低h0の状態で動作することになる
。従って次段のインバータNPN )ランジスタ(1)
にベース電流として十分なインジェクタ電流を供給する
ことができなくなる。
第10図は従来のIILの基本ゲートの動作原理を説明
するための特性図で、縦軸はインバータNPNトランジ
スタ(1)のベース電流11%横軸はインバータNPN
 トランジスタ(1)のベース電位■8、実線Aはイン
バータNPNトランジスタ(1)のベース・エミッタ間
のPN接合の順方向接合特性、実線Bは前段のインバー
タNPN トランジスタの飽和電圧VC!(sat)特
性、そして実線CはインジェクタPNP トランジスタ
(2)の負荷特性を示す。入力レベルが“L 91の時
、NPNトランジスタ(1)はOFF状態になり、ベー
ス電位V、が前段のインバータNPN トランジスタの
Vct(sat)に等しくなるので、インジェクタPN
P トランジスタ(2)は図示X点に相当するインジェ
クタ電流を流す。ところが入力レベルを“L”から“H
”へ、つまりベース電位V、を正方向に増加させていく
と、インジェクタPNP トランジスタのベース・コレ
クタ接合が順バイアスとなり、エミッタ・コレクタ間電
圧VCEが不足するのでこのトランジスタは急速に飽′
和し始める。そしてインバータNPN )ランジスタ(
1)がON状態になると、ベースt 位V sがこのト
ランジスタのベース・エミッタ間電圧V□で固定される
ので、インジェクタPNP )ランジスタ(2)は図示
Y点に相当するインジェクタ電流しか供給できないこと
になる。
尚同図において、図示X点がIILの基本ゲートのOF
F状態、図示Y点がON状態を夫々表す。
このように、インジェクタPNP トランジスタ(2)
のコレクタ電流が動作状態によって異なる為、理論的に
はIILのインバータNPN トランジスタ(1)の逆
βは1以上あれば動作し得るものの、実際にはそれ以上
必要であり、従来の第8図の例はもちろん改善した第9
図の例においても構造上それほど高い逆βが得られない
ので、インバータNPNトランジスタ(1)のドライブ
能力が不足するのである。
(ニ)問題点を解決するための手段 本発明は斯上した欠点に鑑みてなきれ、インジェクタP
NP)−ランジスタ(2)のベースと接地電位GNDと
の間に順方向にダイオード(8)を挿入することにより
、従来の欠点を大幅に改善した半導体注入集積論理回路
を提供するものである。
(*)作用 本発明によれば、インジェクタPNP トランジスタ(
2)のベースの電位がダイオード(8)の順方向立上り
電圧によって固定され、且つエミッタの電位がベース・
エミッタ間電圧vIllIによって固定される為、コレ
クタの電位がインバータNPN トランジスタ(1)の
V□で規定されてもエミッタ・コレクタ間電圧V。8に
はまだ0.6〜0.7vの電位差を印加でき、このトラ
ンジスタを活性領域で高り、の状態で動作させることが
できる。
(へ)実施例 以下、本発明を図面を参照しながら詳細に説明する。
第1図は本発明によるIILの基本ゲートの等価回路図
であり、(1)はNPN)−ランジスタ、(2)はPN
P トランジスタ、(3)は電源V。Cに接続されたP
NP )ランジスタ(2)のエミッタ端子、(4〉は入
力端子に接続されたNPN トランジスタ(1)のべ乙
ス端子、(5)は出力端子に接続されたNPNトランジ
スタ(1)のフレフタ端子で、PNPトランジスタ(2
)のコレクタはNPN トランジスタ(1)のベースに
接続きれ、NPNトランジスタ(1)のエミッタ端子(
7)は接地電位GNDに接続される。そしてPNPトラ
ンジスタ(2)ベース端子(6)は本発明の特徴とする
ダイオード(8)を介して接地電位GNDに接続され、
そのダイオード(8〉はアノード側をベースに、カソー
ド側を接地電位GNDに順方向に接続諮れる。モしてN
PN)ランジスタ(1)はインバータとして、PNPト
ランジスタ(2)はインジェクタとして次段の定電流源
及び前段の負荷として動作する。
この様に形成したIILによれば、PNPトランジスタ
(2)のベースの電位があらかじめダイオード(8)の
順方向立上り電圧の分だけ高く設定されるので、入力端
子(4)の入力レベルに拘わらずPNP トランジスタ
(2)は活性領域で動作できる。
先ず入力端子の入力レベルが“L”、具体的には前段の
インバータNPN)−ランジスタの飽和電圧V cm(
sat) (約0.IV)に等しい時、PNPトランジ
スタ(2)のベースはダイオード(8)の順方向立上り
電圧によって約0.6V、エミッタはきらにベース・エ
ミッタ間電圧V□によって約1゜2vに各々固定される
ので、PNPトランジスタ(2)のエミッタ・コレクタ
間にはVct−1、I Vの電位差が印加され、このト
ランジスタはベース・コレクタ間が逆バイアスである活
性領域で動作することになり、高h□の状態で十分なイ
ンジェクタ電流を流すことができる。
一方、入力端子の入力レベルが“H”、つまりNPN 
)−ランジスタ(1)のベースの電位が上昇してこのト
ランジスタがON状態になり、その電位がベース・エミ
ッタ間電圧V□(約0.6V)で固定された状態におい
ても、前述した如<PNPトランジスタク2)のベース
が0.6■に固定きれている為、エミッタ・コレクタ間
には約0.6Vもの電位差が印加され、このトランジス
タは今だに活性領域で動作′でき、高hyxの状態で十
分なインジェクタ電流を供給することができる。
第2図は上述したIILの基本ゲートの動作原理を説明
するための特性図で、縦軸はインバータNPN トラン
ジスタ(1)のベース電流111%横軸はインバータN
PN トランジスタ(1)のベース電位■8、実線Aは
インバータNPNトランジスタ(1)のベース・エミッ
タ間の順方向接合特性、実線Bは前段のインバータNP
N トランジスタの飽和電圧Vcm(sat)特性、そ
して実線CはインジェクタPNP トランジスタ(2〉
の負荷特性を示す。入力レベルがL”の時、次段のNP
N)ランジスタ(1〉はOFF状態になり、ベース電位
vllが前段のインバータNPNトランジスタのvc*
(sat)に等しくなるので、PNPトランジスタ(2
)は図示X点に相当するインジェクタ電流を流す。次に
入力レベルを“L”から“H”に、つまりベース電位■
3を正方向へ増加させていくと、NPNトランジスタ(
1)のベース・エミッタ接合が順バイアスになり、その
電位が約0.6vを超えた時点からONL始める。モし
てNPN トランジスタ(1)が完全にON状態になっ
たとしても、PNP)ランジスタ(2)はベースの電位
とフレフタの電位とが各々ダイオード(8)の順方向立
上り電圧VfとNPNトランジスタ(1)のベース・エ
ミッタ間電圧vlI、とによって共に0.6vになり、
まだ活性領域で動作し得るので、このトランジスタはN
PN)ランジスタ(1)のベース電流工、とじて図示Y
点に相当する十分なインジェクタ電流を供給できる。
尚図示X点がIILの基本ゲートのOFF状態を表し、
Y点がON状態を表す。また、同図から明らかな如く、
インジェクタPNP トランジスタ(2)が飽和し始め
るのはベース電位vllが0.6Vを上まわった時点か
らであり、IILの動作としてこのような領域で動作す
ることはあり得ない。
従って本発明によれば、インジェクタPNPトランジス
タ(2)がインバータNPNトランジスタ(1)の定電
流源として動作する時にも活性領域で高り、の状態で動
作でき、それによってインバータPNPトランジスタク
1)のベース電流I、として十分なインジェクタ電流を
供給できるので、インバータNPNトランジスタ(1)
は逆βの値がさほど高くなくても大きなコレクタ電流を
流すことができ、高いドライブ能力を有することができ
る。
而して、本発明のIIL回路は以下の様に構成すれば良
い。IILは原則としてインジェクタPNPI−ランジ
スタ(2〉のベースとインバータNPNトランジスタ(
1)のエミッタとを共用するが、本発明では双方を電気
的に独立させなければならないので、インジェクタPN
P)−ランジスタ(2)としてラテラルPNP)ランジ
スタを用いると双方を独立した島領域(35)に形成し
なければならず、高集積化できる利点を失うので実現が
困難である。そこで本実施例ではインジェクタPNPト
ランジスタとしてベースが独立する縦型PNP トラン
ジスタを用いて構成する。
第3図及び第4図は本発明によるIILの基本ゲート構
造の第1の実施例を示す断面図及び平面図で、P型半導
体基板(31)上に積層して形成したN型のエピタキシ
ャル層(32)と、基板(31)表面に形成したN+型
の埋込層(33)と、との埋込層(33)を取囲むよう
にエピタキシャル層(32)を貫通したP″″型の分離
領域〈34)と、分離領域(34)によって島状に分離
された島領域(35〉と、埋込層(33)に重畳して基
板(31)表面から上方向へ拡散形成した埋込ベース領
域(36)と、島領域(35)表面に形成したP型のイ
ンジェクタ領域(37)及びN4型のコレクタ領域(3
8)と、インジェクタ領域(37)及びコレクタ領域(
38)を各々取囲むように島領域(35〉表面から埋込
ベース領域(36)まで達するベース導出領域(39)
と、島領域(35〉表面に形成したP型のアノード領域
(40)とで構成されている。
インバータNPN トランジスタ(1)は島領域(35
)及び埋込層(33)をエミッタ、埋込ベース領域(3
6)をベース、コレクタ領域(38)を囲むベース導出
領域(39〉と埋込ベース領域(36)とによって完全
に区画された島領域(35a)をコレクタとする逆方向
縦型NPNトランジスタで形成され、インジェクタPN
P トランジスタ(2)はインジェクタ領域(37)を
エミッタ、インジェクタ領域(37)を囲むベース導出
領域(39)ど埋込ベース領域(36)とによって完全
に区画された島領域(35b)をベース、埋込ベース領
域(36)をコレクタとする縦型PNP トランジスタ
で形成される。ダイオード(8)はアノード領域(40
)と島領域(35)とのPN接合によって形成され、且
つ電極配線によって前記区画された島領域(35b)表
面に形成したN+型のコンタクト領域(4,1)に接続
される。インバータNPNトランジスタ(1)のエミッ
タとなる島領域(35)にはN0型のカラー領域(42
)を介して接地電位GNDが印加され、カラー領域(4
2)はベース導出領域(39)を囲むことによりホール
の逆注入を抑えて高い逆βが得られるように形成してい
る。また、ベース導出領域(39)とアノード領域(4
0)との間にもカラー領域(42)を設けてそれらの不
安な寄生効果を肪止する。
埋込ベース領域(36)は分離領域(34)の下側拡散
層拡散工程、ベース導出領域(39)は分離領域(34
)の上側拡散層拡散工程によって夫々同時に形成し、カ
ラー領域(42)及びコレクタ領域(38)は通常のバ
イポーラNPN トランジスタのエミッタ拡散工程で形
成する。インジェクタ領域(37)はインジェクタPN
P トランジスタ(2〉の耐圧v ctoを考慮してか
なり浅いP型拡散領域を用い、それは例えばイオン注入
によって形成する抵抗素子拡散工程を用いてもよい。イ
ンジェクタ領域(37)として通常のバイポーラNPN
トランジスタのベース拡散工程を用いても良いが、その
場合はエピタキシャル層(32)の厚みを厚くしてイン
ジェクタ領域(37)底部から埋込ベース領域(36)
上部までを十分に離間させるか、又は区画された島領域
(35b)にエピタキシャル層(32)より高不純物濃
度のN型の領域を設けるかしてパンチスルー電圧(耐圧
VCIOに等しい)が劣化しないようにする必要がある
このようにして形成したIILによれば、インジェクタ
PNP )ランジスタ(2)として縦型PNPトランジ
スタを用いたので、そのベースとなる領域をインバータ
NPNトランジスタ(1)のエミッタとなる島領域(3
5)とは電気的に独立させることができ、電極配線でア
ノード領域(40)とコンタクト領域(41)とを接続
することによって第1図の基本ゲート構造が容易に達成
できる。また、縦型PNP)ランジスタを用いたのでイ
ンジェクタ領域(37)から注入した少数キャリア(ホ
ール)の捕獲効率に優れ、それによって効率の良い電流
供給ができる。しかもインバータNPNhランジスタ(
1)を形成する埋込ベース領域(36)をそのままイン
ジェクタPNP トランジスタ(2)のコレクタとして
効率良く共用でき、インバータNPN トランジスタ(
1)部においては埋込ベース領域(36)の濃度勾配に
よって高い逆βが得られる。
第5図及び第6図は本発明によるIILの基本ゲート構
造の第2の実施例を示す断面図及び平面図で、埋込層(
33)に重畳して形成したP1型のコレクタ埋込層(4
3)と、コレクタ埋込層(43)に対応する島領域(3
5)表面に形成したN−型のベース領域(44)と、こ
のベース領域(44)を取囲むようにして島領域(35
)を表面からコレクタ埋込層(43〉まで達するPゝ型
のコレクタ導出領域(45)と、ベース領域(44)表
面に形成したP型のインジェクタ領域(37)と、コレ
クタ埋込層(43)が形成されてない領域の島領域(3
5)表面に形成したP−型の活性ベース領域【46)と
、活性ベース領域(46)表面に形成したN+型のコレ
クタ領域(38)と、コレクタ領域(38)の各々を取
囲むように且つその一部がコレクタ導出領域(45)と
重畳するP型の非活性ベース領域(47)と、島領域(
35)表面に形成したP型のアノード領域(40)とで
構成されている。
インバータNPNトランジスタ(1)は島領域(35〉
をエミッタ、活性ベース領域(46)をベース、コレク
タ領域(38)をコレクタとする逆方向縦型NPNトラ
ンジスタで形成され、インジェクタPNPトランジスタ
(2)はインジェクタ領域(37)をエミッタ、コレク
タ導出領域(45)及びコレクタ埋込層(43〉で完全
に区画されたベース領域(44)及び島領域(35)を
ベース、コレクタ埋込層(43)をコレクタとする縦型
PNPトランジスタで形成される。
ダイオード(8)は第1の実施例と同様にアノード領域
(40)と島領域(35)とのPN接合によって形成さ
れ、電極配線によってコンタクト領域(41)に接続さ
れる。カラー値域(42)も同様にリング状に形成され
、島領域(35)に接地電位GNDを印加する。
コレクタ埋込層(43)は分離領域(34)の下側拡散
層拡散工程、コレクタ導出領域(45)は分離領域(3
4)の上側拡散層拡散工程、インジェクタ領域(37)
、非活性ベース領域(47)及びアノード領域(40)
は通常のNPNトランジスタのベース拡散工程、コレク
タ領域(38)、コンタクト領域(41)及びカラー領
域(42)は通常のNPN トランジスタのエミッタ拡
散工程によって夫々同時に形成する。
ベース領域(44)及び活性ベース領域(46)はエピ
タキシャル層(32)を積層した後イオン注入法でデポ
ジットしておき、分離領域(34〉の上側拡散層拡散工
程でドライブインして形成する。尚アノード領域(40
)は分離領域(34)の上側拡散層拡散工程を用いて形
成してもかまわない。
このようにして形成した第2の実施例によれば、第1図
の基本ゲートを容易に達成できる他、インジェクタPN
P トランジスタ(2)のベースとして区画された島領
域(35)表面に低不純物濃度で深いN−型のベース領
域(44)を設けたので、インジェクタ領域(37)を
通常のNPN トランジスタのベース拡散工程で形成で
き、それでも十分な耐圧v cioが得られる。またベ
ースに濃度勾配が生じるのでインジェクタPNP トラ
ンジスタ(2)のh Ftを高くでき、且つそのばらつ
きを抑えることができる。一方、インバータNPN)ラ
ンジスタ(1)においては、そのベースを低濃度で深い
活性ベース領域(46)で形成したので、埋込層(33
)に近接したことによるエミッタからベースへの電子の
注入効率が増すことと、濃度勾配が逆方向とはいえかな
り緩やかな勾配を有することから、実質的なベース幅が
広くても高い逆βが得られる。そしてインジェクタ領域
(37)から注入された少数キャリア(ホール)はコレ
クタ埋込層(43)に回収され、ベース電流としてコレ
クタ導出領域(45)及び非活性ベース領域(47)を
介してインバータNPNトランジスタ(1)の活性ベー
ス領域(46)へ導かれる。
上記第1.第2の実施例によれば、通常のNPNトラン
ジスタと容易に共存できることはもちろん、インジェク
タPNP トランジ3り(2)の構造をそのまま用いて
縦型PNP トランジスタとも容易に共存させることが
可能である。但し、縦型PNPトランジスタのコレクタ
としては飽和電圧Vct(sat)の点で幅広く形成し
た方が望ましく、インバータNPNトランジスタ(1)
のベースとしては逆βの点で幅狭に形成した方が望まし
いという相反する要求があるので、縦型PNP)−ラン
ジスタのVeI!(sat)特性や素子の耐圧を重視す
るのであれば、第2の実施例の方が有利である。
尚、ダイオード(8)としてPN接合ダイオードの他に
ショットキー接合ダイオードを用いることが考えられる
が、順方向立上り電圧Vfがそれより低い為、インジェ
クタPNP トランジスタ(2)が飽和し始めるので好
ましくない。
(ト)発明の詳細 な説明した如く、本発明によれば、インジェクタPNP
 )ランジスタ(2)のベースをダイオード(8)を介
して接地したので、インバータNPI’Jトランジスタ
(1)の動作状態に拘わらず一定したインジェクタ電流
を供給でき、それによってIILの基本ゲートがON状
態の時でもインバータNPNトランジスタ(1)のドラ
イブ能力が劣化することのないIILを提供できる利点
を有する。また、インバータNPN)−ランジスタ(1
)のドライブ能力が劣化しないので、逆方向縦型NPN
トランジスタにさほど高い逆βを要求する必要が無くな
り、それによって設計が容易に且つ工程変動にも強くな
る利点を有する。
さらに第1.第2の実施例によれば、インジェクタPN
P トランジスタ(2)として縦型PNPトランジスタ
を用いたので、インジェクタPNPトランジスタ(2)
のベースとインバータNPNトランジスタ(1)のエミ
ッタとを電気的に独立させることができ、それによって
第1図の本発明のIILを基本ゲート回路が容易に実現
できる利点を有する。また、縦型PNPトランジスタを
用いたので、通常のNPNトランジスタと容易に共存で
きることはもちろん、インジェクタPNP トランジス
タ(2)の構造を・そのまま用いて縦型PNP)ランジ
スタにも容易に共存できる利点を有する。しかも共存さ
せるに際し、前記したようにさほど高゛い逆βを要とし
ないので、共存させるNPN トランジスタ又は縦型P
NP)ランジスタの緒特性を重視しつつ形成できる利点
をも有する。
【図面の簡単な説明】
第1図は本発明のIILの等価回路を示す回路図、第2
図は本発明のIILの動作原理を説明するための特性図
、第3図及び第4図は本発明によるIILの第1の実施
例を示す断面図及び平面図、第5図及び第6図は本発明
のIILの第2の実施例を示す断面図及び平面図、第7
図は従来のIILの等価回路を示す回路図、第8図及び
第9図は従来例を説明するための断面図、第10図は従
来のIILの動作原理を説明するための特性図である。 (1)はインバータNPNトランジスタ、 (2)はイ
ンジェクタPNP )ランジスタ、(8)はダイオード
、 (31)はP型半導体基板、 (33)は埋込ベー
ス領域、(37)はインジェクタ領域、 (38)はコ
レクタ領域、(39)はベース導出領域、(40)はア
ノード領域、(43)はコレクタ埋込層、(45)はフ
レフタ導出領域、(46)は活性ベース領域である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1多 節1 図 第2図 第3図 第4図 Inj  lNCl   C2GND 第5図 第7I2! 第8図  ”

Claims (1)

    【特許請求の範囲】
  1. (1)逆方向縦型PNPトランジスタから成るインバー
    タトランジスタと、このトランジスタのベースをコレク
    タとするPNPトランジスタから成るインジェクタトラ
    ンジスタとを集積して成る半導体注入集積論理回路装置
    において、前記インバータトランジスタのエミッタと、
    前記インジェクタトランジスタのベースを電気的に独立
    させ、前記インジェクタトランジスタのベースを少なく
    とも1個のダイオードを介して接地電位に接続したこと
    を特徴とする半導体注入集積論理回路装置。
JP61275845A 1986-11-19 1986-11-19 半導体注入集積論理回路装置 Pending JPS63128741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61275845A JPS63128741A (ja) 1986-11-19 1986-11-19 半導体注入集積論理回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61275845A JPS63128741A (ja) 1986-11-19 1986-11-19 半導体注入集積論理回路装置

Publications (1)

Publication Number Publication Date
JPS63128741A true JPS63128741A (ja) 1988-06-01

Family

ID=17561234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61275845A Pending JPS63128741A (ja) 1986-11-19 1986-11-19 半導体注入集積論理回路装置

Country Status (1)

Country Link
JP (1) JPS63128741A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000003440A1 (en) * 1998-07-09 2000-01-20 Cree, Inc. Silicon carbide horizontal channel buffered gate semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000003440A1 (en) * 1998-07-09 2000-01-20 Cree, Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
US6281521B1 (en) 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices

Similar Documents

Publication Publication Date Title
JPH09129741A (ja) 半導体集積回路とその製造方法
JP2000183341A (ja) 半導体装置とそれを用いた半導体回路
JPS63128741A (ja) 半導体注入集積論理回路装置
JP2004207702A (ja) パワートランジスタおよびそれを用いた半導体集積回路
JPH1074958A (ja) 半導体集積回路およびその製造方法
EP0132240B1 (en) Multiple transistor
JPS63128742A (ja) 半導体注入集積論理回路装置
JPH069207B2 (ja) ラテラルトランジスタ
JPS63128743A (ja) 半導体注入集積論理回路装置
JP2629434B2 (ja) アノードショート伝導度変調型misfetを備えた半導体装置
JPS61208260A (ja) 半導体装置
JPS63177549A (ja) 半導体注入集積論理回路
JPH0442829B2 (ja)
JPH0442828B2 (ja)
JPS63219163A (ja) 半導体集積回路
JPS6347964A (ja) 半導体集積回路
JPH0222545B2 (ja)
JPS6255307B2 (ja)
JPS6148970A (ja) 半導体集積回路装置
JPS63219164A (ja) 半導体集積回路
JPH0322693B2 (ja)
JPH0642557B2 (ja) 静電保護ダイオードを有する半導体装置
JPS59168663A (ja) 半導体集積回路
JPS6393154A (ja) 半導体装置
JPH083763B2 (ja) リップルフイルタ