JPH0442828B2 - - Google Patents
Info
- Publication number
- JPH0442828B2 JPH0442828B2 JP59192893A JP19289384A JPH0442828B2 JP H0442828 B2 JPH0442828 B2 JP H0442828B2 JP 59192893 A JP59192893 A JP 59192893A JP 19289384 A JP19289384 A JP 19289384A JP H0442828 B2 JPH0442828 B2 JP H0442828B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- epitaxial layer
- region
- diffusion region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は注入形論理半導体装置（以下I2Lと称
す）に関し、逆形NPNトランジスタの電流増幅
率が小さくても、安定に動作する複合素子を構成
することができるI2Lに関するものである。
す）に関し、逆形NPNトランジスタの電流増幅
率が小さくても、安定に動作する複合素子を構成
することができるI2Lに関するものである。
従来例の構成とその問題点
従来この種のI2Lは第１図の断面図に示すよう
に構成されている。Ｐ型基板１の上にＮ型の埋め
込み層２を形成し、このＮ型埋め込み層の上にＮ
型エピタキシヤル層３を形成し、このＮ型エピタ
キシヤル層内にラテラルPNPトランジシタのコ
レクタ（これは逆形NPNトランジスタのベース
と共通）となる浅いＰ型拡散領域４と同トランジ
スタのエミツタとなる浅いＰ型拡散領域５とを形
成し、このNPTトランジスタのベース拡散領域
４内に浅いＮ型拡散領域６を形成して、逆形
NPNトランジスタを構成している。そして、前
記Ｎ型エピタキシヤル層は通常接地電位にバイア
スされている。
に構成されている。Ｐ型基板１の上にＮ型の埋め
込み層２を形成し、このＮ型埋め込み層の上にＮ
型エピタキシヤル層３を形成し、このＮ型エピタ
キシヤル層内にラテラルPNPトランジシタのコ
レクタ（これは逆形NPNトランジスタのベース
と共通）となる浅いＰ型拡散領域４と同トランジ
スタのエミツタとなる浅いＰ型拡散領域５とを形
成し、このNPTトランジスタのベース拡散領域
４内に浅いＮ型拡散領域６を形成して、逆形
NPNトランジスタを構成している。そして、前
記Ｎ型エピタキシヤル層は通常接地電位にバイア
スされている。
以上のように構成された従来のI2Lについてそ
の等価回路を第２図に示す。第２図中の符号（数
字）は第１図と各構成要素の符号と対応すると共
にＡ，ＢがPNPトランジスタで、Ｃ，Ｄが逆形
NPNトランジスタである。ＡとＣあるいはＢと
Ｄで１つのI2Lのセルを構成している。
の等価回路を第２図に示す。第２図中の符号（数
字）は第１図と各構成要素の符号と対応すると共
にＡ，ＢがPNPトランジスタで、Ｃ，Ｄが逆形
NPNトランジスタである。ＡとＣあるいはＢと
Ｄで１つのI2Lのセルを構成している。
しかしながら、上記のような構成においては、
例えば、NPTトランジスタＣがONしている時、
同トランジスタＣのコレクタはPNPトランジス
タＢのコレクタ電流を引き込み、同PNPトラン
ジスタＢは活性領域にあるのに対し、NPNトラ
ンジスタＣを駆動するベース電流は、PNPトラ
ンジスタＡから供給される。この時、PNPトラ
ンジスタＡは飽和領域にあり、Ａのコレクタ電流
は、小さい値となつている。別の見方をすれば、
PNPトランジスタのVBE(P)は逆形トランジスタ
NPNトランジスタVBE(N)とPNPトランジスタの
VCE(Sat)の和より大きくなければならない。
例えば、NPTトランジスタＣがONしている時、
同トランジスタＣのコレクタはPNPトランジス
タＢのコレクタ電流を引き込み、同PNPトラン
ジスタＢは活性領域にあるのに対し、NPNトラ
ンジスタＣを駆動するベース電流は、PNPトラ
ンジスタＡから供給される。この時、PNPトラ
ンジスタＡは飽和領域にあり、Ａのコレクタ電流
は、小さい値となつている。別の見方をすれば、
PNPトランジスタのVBE(P)は逆形トランジスタ
NPNトランジスタVBE(N)とPNPトランジスタの
VCE(Sat)の和より大きくなければならない。
すなわち、
VBE(P)＞VBE(N)＋VCE(Sat) ……(1)
で表わされる(1)式の成立する条件が必要である。
(1)式の左辺が右辺の差が大きい程、I2Lは安定に
動作するが、一方、I2Lの高速性を追及するため、
NPNトランジスタのベース領域（PNPトランジ
スタのコレクタ領域）に到達するホール（正孔）
の数を多くすると上記(1)式の左辺と右辺との左が
だんだん小さくなり、I2Lと動作として不安定に
なるという問題点を有していた。
(1)式の左辺が右辺の差が大きい程、I2Lは安定に
動作するが、一方、I2Lの高速性を追及するため、
NPNトランジスタのベース領域（PNPトランジ
スタのコレクタ領域）に到達するホール（正孔）
の数を多くすると上記(1)式の左辺と右辺との左が
だんだん小さくなり、I2Lと動作として不安定に
なるという問題点を有していた。
発明の目的
本発明は、注入形論理半導体装置で、逆形
NPNトランジスタの電流増幅率が小さくても１
以上あれば、安定に動作する素子構造を提供する
ことである。
NPNトランジスタの電流増幅率が小さくても１
以上あれば、安定に動作する素子構造を提供する
ことである。
発明の構成
本発明の注入形論理半導体装置は、Ｐ型基板１
上にＮ型埋め込み層２を形成し、前記Ｎ型埋め込
み層２上に選択的にＰ型埋め込み領域９を形成
し、前記Ｎ型埋め込み層２および前記Ｐ型埋め込
み領域９のそれぞれの上にＮ型エピタキシヤル層
を形成し、直下に前記Ｐ型埋め込み領域９を有す
る前記Ｎ型エピタキシヤル層部を第１のＮ型エピ
タキシヤル層３−１、前記Ｐ型埋め込み領域９の
ない前記Ｎ型埋め込み層３上の前記Ｎ型エピタキ
シシヤル層部を第２のＮ型エピタキシヤル層３−
２と成し、前記第１のＮ型エピタキヤル層３−１
と前記第２のＮ型エピタキシヤル層３−２との間
を絶縁物質分離領域１０で分離し、前記第２のＮ
型エピタキシヤル層３−２内の主面から第１のＰ
型拡散領域４−１を浅く形成し、前記第１のＰ型
拡散領域４−１内に浅いＮ型拡散領域６を形成
し、前記第１のＮ型エピタキシヤル層３−１の主
面か前記Ｐ型埋め込み領域９まで達する深いＰ型
拡散領域１１を形成し、前記第１のＮ型エピタキ
シヤル層３−１内に前記第２、第３のＰ型拡散領
域４−２，５を浅く形成し、前記絶縁物質分離１
０領域を挟んで形成された前記第１のＰ型拡散領
域４−１と前記第２のＰ型拡散領域４−２とを接
続し、前記深いＰ型拡散領域１１と前記第１のＮ
型エピタキシヤル層３−１とを接続したことを特
徴とする構成にしたものであり、これにより逆形
PNPトランジスタの電流増幅率が小さくても安
定に動作するI2Lの構造を可能とするものである。
上にＮ型埋め込み層２を形成し、前記Ｎ型埋め込
み層２上に選択的にＰ型埋め込み領域９を形成
し、前記Ｎ型埋め込み層２および前記Ｐ型埋め込
み領域９のそれぞれの上にＮ型エピタキシヤル層
を形成し、直下に前記Ｐ型埋め込み領域９を有す
る前記Ｎ型エピタキシヤル層部を第１のＮ型エピ
タキシヤル層３−１、前記Ｐ型埋め込み領域９の
ない前記Ｎ型埋め込み層３上の前記Ｎ型エピタキ
シシヤル層部を第２のＮ型エピタキシヤル層３−
２と成し、前記第１のＮ型エピタキヤル層３−１
と前記第２のＮ型エピタキシヤル層３−２との間
を絶縁物質分離領域１０で分離し、前記第２のＮ
型エピタキシヤル層３−２内の主面から第１のＰ
型拡散領域４−１を浅く形成し、前記第１のＰ型
拡散領域４−１内に浅いＮ型拡散領域６を形成
し、前記第１のＮ型エピタキシヤル層３−１の主
面か前記Ｐ型埋め込み領域９まで達する深いＰ型
拡散領域１１を形成し、前記第１のＮ型エピタキ
シヤル層３−１内に前記第２、第３のＰ型拡散領
域４−２，５を浅く形成し、前記絶縁物質分離１
０領域を挟んで形成された前記第１のＰ型拡散領
域４−１と前記第２のＰ型拡散領域４−２とを接
続し、前記深いＰ型拡散領域１１と前記第１のＮ
型エピタキシヤル層３−１とを接続したことを特
徴とする構成にしたものであり、これにより逆形
PNPトランジスタの電流増幅率が小さくても安
定に動作するI2Lの構造を可能とするものである。
実施例の説明
以下本発明の一実施例について図面を参照しな
がら説明する。
がら説明する。
第３図は本発明の一実施例におけるI2Lの要部
平面図を示すものであり、第４図および第５図は
同実施例における−′、および−′の各局
部断面図である。なお第１図と同一のものには同
一の符号をつけて説明を省略すいる。またＮ型埋
め込み層２は通常接地電位にバイアスされてい
る。
平面図を示すものであり、第４図および第５図は
同実施例における−′、および−′の各局
部断面図である。なお第１図と同一のものには同
一の符号をつけて説明を省略すいる。またＮ型埋
め込み層２は通常接地電位にバイアスされてい
る。
Ｐ型拡散領域９および深いＰ型拡散領域１１
は、共にラテラルPNPトランジスタのベースと
接地間に挿入させるダイオードのアノードを形成
している。これらは、コンタクト窓１２上の導電
性物質により、PNPトランジスタのベース領域
となるＮ型エピタキシヤル層３−２と接続され
る。さらに１０は酸化膜分離領域であり、これに
よりPNPトランジスタのコレクタ４（これは逆
形NPNトランジスタのベース）を２つに分割し
ており、これら２つの分割された浅いＰ型拡散領
域４−１と４−２とは導電性物質８で接続され
る。以上のように構成された本実施例のI2L構造
についてその等価回路を第６図に示す。例えば
NPNトランジスタＣがONしている時、PNPト
ランジスタＡはベースと接地間に挿入されたダイ
オードＥにより飽和領域に入ることはない。すな
わち、PNPトランジスタを飽和させずにI2Lを動
作させることができ、逆形NPNトランジスタの
電流増幅率が小さくも安定な動作が得られる。
は、共にラテラルPNPトランジスタのベースと
接地間に挿入させるダイオードのアノードを形成
している。これらは、コンタクト窓１２上の導電
性物質により、PNPトランジスタのベース領域
となるＮ型エピタキシヤル層３−２と接続され
る。さらに１０は酸化膜分離領域であり、これに
よりPNPトランジスタのコレクタ４（これは逆
形NPNトランジスタのベース）を２つに分割し
ており、これら２つの分割された浅いＰ型拡散領
域４−１と４−２とは導電性物質８で接続され
る。以上のように構成された本実施例のI2L構造
についてその等価回路を第６図に示す。例えば
NPNトランジスタＣがONしている時、PNPト
ランジスタＡはベースと接地間に挿入されたダイ
オードＥにより飽和領域に入ることはない。すな
わち、PNPトランジスタを飽和させずにI2Lを動
作させることができ、逆形NPNトランジスタの
電流増幅率が小さくも安定な動作が得られる。
発明の効果
以上の説明からも明らかなように、本発明は
I2LのPNPトランジスタのベースと接地間にダイ
オードを挿入することにより、高速性と安定動作
性能を兼ね備えた半導体素子であり、逆形NPN
トランジスタの電流増幅率が小さくてもよいこと
からこのNPNトランジスタのエミツタ・コレク
タ間の耐圧を高くすることができ集積回路におけ
る歩留りが大きく向上するという優れた効果がえ
られる。
I2LのPNPトランジスタのベースと接地間にダイ
オードを挿入することにより、高速性と安定動作
性能を兼ね備えた半導体素子であり、逆形NPN
トランジスタの電流増幅率が小さくてもよいこと
からこのNPNトランジスタのエミツタ・コレク
タ間の耐圧を高くすることができ集積回路におけ
る歩留りが大きく向上するという優れた効果がえ
られる。
第１図は従来例のI2Lの要部断面図、第２図は
同第１図示I2Lの等価回路図、第３図は本発明の
実施例I2Lの要部平面図、第４図は同実施例の局
部断面図、第５図は同実施例の局部断面図、第６
図は本発明のI2Lの等価回路図である。 １……Ｐ型基板、２……Ｎ型埋め込み層、３…
…Ｎ型エピタキシヤル層、４，５……浅いＰ型拡
散領域、６……浅いＮ型拡散領域、７……絶縁
膜、８……導電性物質、９……Ｐ型埋め込み領
域、１０……絶縁物質分離領域、１１……深いＰ
型拡散領域。
同第１図示I2Lの等価回路図、第３図は本発明の
実施例I2Lの要部平面図、第４図は同実施例の局
部断面図、第５図は同実施例の局部断面図、第６
図は本発明のI2Lの等価回路図である。 １……Ｐ型基板、２……Ｎ型埋め込み層、３…
…Ｎ型エピタキシヤル層、４，５……浅いＰ型拡
散領域、６……浅いＮ型拡散領域、７……絶縁
膜、８……導電性物質、９……Ｐ型埋め込み領
域、１０……絶縁物質分離領域、１１……深いＰ
型拡散領域。
Claims (1)
- １ Ｐ型基板上にＮ型埋め込み層を形成し、前記
Ｎ型埋め込み層上に選択的にＰ型埋め込み領域を
形成し、前記Ｎ型埋め込み層および前記Ｐ型埋め
込み領域のそれぞれの上にＮ型エピタキシヤル層
を形成し、直下に前記Ｐ型埋め込み領域を有する
前記Ｎ型エピタキシヤル層部を第１のＮ型エピタ
キシシヤル層、前記Ｐ型埋め込み領域のない前記
Ｎ型埋め込み層上の前記Ｎ型エピタキヤル層部を
第２のＮ型エピタキシヤル層と成し、前記第１の
Ｎ型エピタキシヤル層と前記第２のＮ型エピタキ
シヤル層との間を絶縁物質分離領域で分離し、前
記第２のＮ型エピタキシヤル層内の主面から第１
のＰ型拡散領域を浅く形成し、前記第１のＰ型拡
散領域内に浅いＮ型拡散領域を形成し、前記第１
のＮ型エピタキシヤル層の主面から前記Ｐ型埋め
込み領域まで達する深いＰ型拡散領域を形成し、
前記第１のＮ型エピタキシヤル層内に前記第２，
第３のＰ型拡散領域を浅く形成し、前記絶縁物質
分離領域を挟んで形成された前記第１のＰ型拡散
領域と前記第２のＰ型拡散領域とを接続し、前記
深いＰ型拡散領域と前記第１のＮ型エピタキシヤ
ル層とを接続したことを特徴とする注入形論理半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192893A JPS6170747A (ja) | 1984-09-14 | 1984-09-14 | 注入形論理半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192893A JPS6170747A (ja) | 1984-09-14 | 1984-09-14 | 注入形論理半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170747A JPS6170747A (ja) | 1986-04-11 |
| JPH0442828B2 true JPH0442828B2 (ja) | 1992-07-14 |
Family
ID=16298726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192893A Granted JPS6170747A (ja) | 1984-09-14 | 1984-09-14 | 注入形論理半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9260317B2 (en) | 2012-07-10 | 2016-02-16 | Nippon Sheet Glass Company, Limited | Method for producing granular material containing metal oxide |
-
1984
- 1984-09-14 JP JP59192893A patent/JPS6170747A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9260317B2 (en) | 2012-07-10 | 2016-02-16 | Nippon Sheet Glass Company, Limited | Method for producing granular material containing metal oxide |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170747A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| US3969747A (en) | Complementary bipolar transistors with IIL type common base drivers | |
| JPH0442828B2 (ja) | ||
| JP2004207702A (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| JPS5925390B2 (ja) | ダ−リントントランジスタ | |
| JPH11121768A (ja) | 半導体集積回路 | |
| EP0132240B1 (en) | Multiple transistor | |
| JPS6359262B2 (ja) | ||
| JPH0440273Y2 (ja) | ||
| JPS58186947A (ja) | 半導体装置 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JP2763432B2 (ja) | 半導体装置 | |
| JPH0440272Y2 (ja) | ||
| JPS5882562A (ja) | 半導体装置 | |
| JPH0442829B2 (ja) | ||
| JPS634715B2 (ja) | ||
| JPS601843A (ja) | 半導体集積回路 | |
| JP2665820B2 (ja) | ラテラルトランジスタ | |
| JPS61208260A (ja) | 半導体装置 | |
| JPS6364058B2 (ja) | ||
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS60776B2 (ja) | 半導体装置 | |
| JPS59168663A (ja) | 半導体集積回路 | |
| JPS6025905B2 (ja) | 半導体装置 |